課外閱讀相變存儲器ppt課件-資料下載頁
2025-05-04 12:37本頁面
【正文】 Change Memory with CVD GeSbTe for Sub 50nm Generation, VLSI Technology, 2022 IEEE Symposium on Digital Object Identifier(2022) 在底電極上刻蝕出直徑很小的孔洞，填充 GST，然后把表面拋平 Breitwisch et al, Novel LithographyIndependent Pore Phase Change Memory， VLSI Technology, 2022 IEEE Symposium on Digital Object Identifier, [2022]. 操作電流： 1 電極上刻出絕緣層小孔， 2 3 填充多晶硅，化學(xué)氣相沉積的特點 決定中間出來小孔 刻蝕到下電極時，會出來小孔 4 5， 6 填充 GST，制作電極 ? Ha, .， et al, An edge contact type cell for Phase Change RAM featuring very low power consumption, VLSI Technology, 2022. Digest of Technical Papers. 2022 ，沉積電極和 絕緣材料 ，淀 積 GST，電極 優(yōu)點： 不用最先進的工藝線，即可減少 加熱電極的接觸面積 結(jié)構(gòu)設(shè)計的總結(jié) ?減少電極和相變材料的接觸區(qū)域，從而實現(xiàn) SET和 RESET的可逆區(qū)域的減小。達到降低功耗和電流的目的。 謝謝！
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1