dsp應(yīng)用技術(shù)ppt課件-資料下載頁
2025-05-03 18:38本頁面
【正文】 216。 對(duì)于 C2022/C3x/C5000系列，部分片內(nèi)存儲(chǔ)器可以在一個(gè)指令周期內(nèi)訪問兩次，使得指令可以更加高效。 216。 片內(nèi) RAM運(yùn)行穩(wěn)定，不受外部的干擾影響，也不會(huì)干擾外部。 216。 DSP片內(nèi)多總線，在訪問片內(nèi) RAM時(shí)，不會(huì)影響其它總線的訪問，效率較高。 TMS320VC33部分原理圖TMS320VC33電路板圖 TMS320C6701 TMS320C6701主要特性包括：216。時(shí)鐘主頻為 167M（時(shí)鐘周期為 6ns），最高6ns的指令周期，每個(gè)周期可同時(shí)執(zhí)行 8條指令，高達(dá) 1GFLOPS的運(yùn)行能力；216。硬件支持 IEEE的單精度及雙精度指令； 216。1Mbit的片內(nèi) SRAM，包括 64KB的程序區(qū)和64KB的數(shù)據(jù)區(qū)；216。32位的外部存儲(chǔ)器接口提供與同步存儲(chǔ)器(SBSRAM、 SDRAM)及異步存儲(chǔ)器 (SRAM、EPROM)的無縫連接；216。由 8個(gè)獨(dú)立的運(yùn)算功能單元和 32個(gè) 32位的通用寄存器組成。運(yùn)算功能單元包括 4個(gè)浮點(diǎn)的算術(shù)邏輯單元 ALU， 2個(gè)定點(diǎn)的 ALU及 2個(gè)浮點(diǎn)乘法器。 TMS320C6701最突出的特點(diǎn)是采用了先進(jìn)的VLIW（甚長指令字） CPU核結(jié)構(gòu)。 通用寄存器分成 A、 B兩個(gè)寄存器文件。采用這種 VLIW結(jié)構(gòu)， 6701可以一次讀取 8條 32位的指令，將 8條指令分配到 8個(gè)不同的運(yùn)算單元同時(shí)運(yùn)算。這種片內(nèi)并行結(jié)構(gòu)是 6701獲得高運(yùn)算能力的關(guān)鍵所在。另外，雖然 6701一次同時(shí)讀取和執(zhí)行 8條指令，但并不意味著一次同時(shí)執(zhí)行 8條有效的指令。運(yùn)算單元、寄存器和內(nèi)存資源沖突以及指令間的上下文依賴關(guān)系都會(huì)阻礙有效指令的并行執(zhí)行。 6701的運(yùn)行效率隨有效指令的并行程度的不同而不同，因此應(yīng)用程序編寫的好壞直接影響 6701的運(yùn)行效率。 四、 ADI浮點(diǎn) DSP 在構(gòu)成多 DSP方面， ADSP Tiger SHARC系列處理器有其自身的優(yōu)勢(shì)。在用 ADSP Tiger SHARC處理器組成多 DSP系統(tǒng)時(shí)，其本身就提供了實(shí)現(xiàn)互連所需的片內(nèi)總線仲裁控制和特有的鏈路口，可以以各種拓?fù)浣Y(jié)構(gòu)互連 DSP，滿足一些大運(yùn)算量的要求。盡管 TI的 DSP也可以互連，但是機(jī)制比較復(fù)雜。 ADI DSP可以降低外圍設(shè)計(jì)的復(fù)雜度，增強(qiáng)系統(tǒng)的穩(wěn)定性。 TS201S芯片 (600MHz)主要性能指標(biāo)：216。 運(yùn)行速度： ，每周期可執(zhí)行 4條指令；216。 DSP內(nèi)部有 2個(gè)運(yùn)算模塊，支持的運(yùn)算類型有： 32b和 40b浮點(diǎn)運(yùn)算， 8b、 6b、 32b及 64b定點(diǎn)運(yùn)算；216。 每秒可執(zhí)行 12G次 16b定點(diǎn)運(yùn)算或 ；216。 采用單指令多數(shù)據(jù) (SIMD)模式，可提供 乘加運(yùn)算 。216。 外部總線 DMA傳輸速率 (雙向 )；216。 4個(gè)鏈路口 (每個(gè)鏈路口提供 ，可同 時(shí)進(jìn)行 DMA傳輸 )；216。 用于通過共享總線提供無縫連接的片內(nèi)集成總線仲裁控制；216。 片上 SDRAM控制器，片上 DMA控制器 (提供 14條 DMA通 道 )；216。 1024點(diǎn)復(fù) FFT： ； FIR（每階）： 。 雷達(dá)數(shù)字信號(hào)處理一、功能及算法二、結(jié)構(gòu)體系三、實(shí)現(xiàn)方法 一、功能及算法 概述 主要完成模擬數(shù)字轉(zhuǎn)換（ ADC）、脈沖壓縮（ PC）、動(dòng)目標(biāo)檢測(cè)（ MTD） /動(dòng)目標(biāo)顯示（ MTI）、相參積累（ FFT）、恒虛警處理（ CFAR）、數(shù)字模擬轉(zhuǎn)換（ DAC）等工作，在雜波背景下提取目標(biāo)。 ADCf0S(t)I(n)LPF ADCQ(n)LPF ADC90176。 S(t) I(n) Q(n)BPF ADC DSP脈沖壓縮 ：非遞歸濾波器 h(0) h(N2)h(1) h(2) h(N1)x(n) Ts∑Ts Tsy(n)…… ：采用正 — 反離散傅氏變換法 (海明加權(quán) ) FFT IFFT ROM 譜相乘LFM信號(hào)脈沖壓縮結(jié)果動(dòng)目標(biāo)檢測(cè)（顯示）（ MTD/MTI）恒虛警電路（ CFAR） (慢門限 ):無雜波時(shí)采用的 CFAR電路。（快門限） 二、雷達(dá)數(shù)字信號(hào)處理的體系結(jié)構(gòu) 多指令單數(shù)據(jù) MISD結(jié)構(gòu)ADC PC MTD CFAR DAC三、雷達(dá)數(shù)字信號(hào)處理的實(shí)現(xiàn) ADC：低通 /帶通信號(hào)、時(shí)鐘 /信號(hào)隔離、采樣頻率 PC： FIR、正反 FFT MTD/MTI/FFT：數(shù)據(jù)重排、 FIR組、 MTI+FFT CFAR：快、慢， DSP、 FPGA DAC：輸出驅(qū)動(dòng)、電平
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1