【正文】 ref，開(kāi)始對(duì)參考電壓 Uref積分，積分器輸出從負(fù)值開(kāi)始上升， 圖 462 雙積分型 A/D轉(zhuǎn)換原理框圖 2022年 5月 28日星期六 集成電路原理及應(yīng)用 能源工程學(xué)院 83 當(dāng)積分器輸出上升到 ui = 0V時(shí)，第二次積分結(jié)束。設(shè)這段時(shí)間為 ?T，則有 0d)(1 0 r e f1 ??? ? tURCU T?圖 462 雙積分型 A/D轉(zhuǎn)換原理框圖 由上式和式 i1 URCTu ?? 得 2022年 5月 28日星期六 集成電路原理及應(yīng)用 能源工程學(xué)院 84 由上式可知， ?T正比于輸入電壓 Ui，在 ?T內(nèi)進(jìn)行時(shí)鐘脈沖計(jì)數(shù)，所計(jì)得的數(shù)字量正比于輸入電壓 Ui。 ir e f URCTURCT ??ir e fUU TT ??右圖是 A/D轉(zhuǎn)換電路的工作過(guò)程。雙積分式 A/D轉(zhuǎn)換電路的轉(zhuǎn)換精度很高，但轉(zhuǎn)換速度較低。 圖 463 雙積分 A/D轉(zhuǎn)換過(guò)程波形圖 2022年 5月 28日星期六 集成電路原理及應(yīng)用 能源工程學(xué)院 85 3. A/D轉(zhuǎn)換器的主要技術(shù)指標(biāo) ① 分辨率：對(duì)應(yīng)于最小數(shù)字量的模擬電壓值稱為分辨率，它表示對(duì)模擬信號(hào)進(jìn)行數(shù)字化能夠達(dá)到多細(xì)的程度。 ②量程：即所轉(zhuǎn)換的電壓范圍。 ③精度：有絕對(duì)精度和相對(duì)精度兩種表示法。對(duì)應(yīng)一個(gè)給定的數(shù)字量的理論模擬量輸入與實(shí)際模擬量輸入之差稱為絕對(duì)精度或絕對(duì)誤差。絕對(duì)精度通常用最小有效位 LSB的分?jǐn)?shù)表示，如精度為 : L S B21?通常用百分比表示滿量程時(shí)的相對(duì) 誤差表示，如 177。 ％。 2022年 5月 28日星期六 集成電路原理及應(yīng)用 能源工程學(xué)院 86 ⑤ 輸出邏輯電平：多數(shù)與 TTL電平配合。 ④ 轉(zhuǎn)換時(shí)間和轉(zhuǎn)換率：完成一次 A/D轉(zhuǎn)換所需要的時(shí)間稱為轉(zhuǎn)換時(shí)間。 ⑥ 對(duì)參考電壓的要求：要考慮器件是否需要內(nèi)部參考電壓，或是否需要外部參考電壓。 2022年 5月 28日星期六 集成電路原理及應(yīng)用 能源工程學(xué)院 87 并行 A/D轉(zhuǎn)換器 AD574 AD574A是一種帶有三態(tài)緩沖器的快速 12位逐次比較式 A/D轉(zhuǎn)換芯片，可以直接與 8位或 16位微處理器相連，而無(wú)需附加邏輯接口電路。片內(nèi)有高精度的參考電源和時(shí)鐘電路，不需要外接時(shí)鐘和參考電壓等電路就可以正常工作。 AD574A的轉(zhuǎn)換時(shí)間為 25?S。芯片內(nèi)含有逐次逼近式寄存器 SAR、比較器、控制邏輯、 DAC轉(zhuǎn)換電路及三態(tài)緩沖器等。 2022年 5月 28日星期六 集成電路原理及應(yīng)用 能源工程學(xué)院 88 圖 464 AD574A的引腳排列圖 AD574A的引腳定義如下： ? 8腳 REF OUT：內(nèi)部參考電源輸出 (+10V)。 ? 10腳 REF IN：參考電壓輸入。 ? 12腳 BIP：偏置電壓輸入。接至正負(fù)可調(diào)的分壓網(wǎng)絡(luò)，以調(diào)整 ADC輸出的零點(diǎn)。 ? 13腳 10VIN： 177。 5 V或 0～ 10V模擬輸入。 ? 14腳 20VIN： 177。 10 V或 0～ 20V模擬輸入。 ? 11腳 Vcc、 VEE ：模擬部分供電的正電源和負(fù)電源，為 177。 12V或 177。 15V。 2022年 5月 28日星期六 集成電路原理及應(yīng)用 能源工程學(xué)院 89 ? 1腳 VL ：數(shù)字邏輯部分的 電源 +5V。 ? 15腳 DGND：數(shù)字地。 ? 9腳 AGND：模擬地。 ? 9腳 AGND：模擬地。 ? 16～ 27腳 DB0～ DB11：數(shù)字量輸出 , 高半字節(jié)為 DB8～ DB11。低半字節(jié)為 DB0～ DB7。 ? 2腳 12/ 8：數(shù)據(jù)輸出格式選擇端。當(dāng) 12/ 8=1(+5V) 時(shí)，雙字節(jié)輸出，即 12條數(shù)據(jù)線同時(shí)有效輸出，當(dāng) 12/ 8＝ 0(0V)時(shí)，為單字節(jié)輸出，即只有高 8位或低 4位有效。 2022年 5月 28日星期六 集成電路原理及應(yīng)用 能源工程學(xué)院 90 同時(shí)滿足時(shí)， AD574A才能處于工作狀態(tài)。 ? 3腳、 6腳 CS、 CE：片選信號(hào)，當(dāng) CS=0、 CE=1 ? 5腳 R/C：讀數(shù)據(jù) /轉(zhuǎn)換制信號(hào) , 當(dāng) R/C=1， ADC轉(zhuǎn)換結(jié)果的數(shù)據(jù)允許被讀?。?R/C=0，則允許啟動(dòng) A/D轉(zhuǎn)換。 ? 4腳 A0：字節(jié)選擇控制線。在啟動(dòng) AD574A轉(zhuǎn)換時(shí)，用來(lái)控制轉(zhuǎn)換長(zhǎng)度。 A0＝ 0時(shí)，按完整的 12位 A/D轉(zhuǎn)換方式工作，A0＝ 1時(shí)，則按 8位 A/D轉(zhuǎn)換方式工作。 2022年 5月 28日星期六 集成電路原理及應(yīng)用 能源工程學(xué)院 91 上述有關(guān)引腳的控制功能的狀態(tài)關(guān)系如表所示 CE A0 功能說(shuō)明 1 0 0 0 12位轉(zhuǎn)換 1 0 0 1 8位轉(zhuǎn)換 1 0 1 ＋ 5V 12位輸出 1 0 1 地 0 高 8位輸出 1 0 1 地 1 低 4位輸出 表 461 AD574A控制信號(hào)狀態(tài)表 CS C/R 8/212022年 5月 28日星期六 集成電路原理及應(yīng)用 能源工程學(xué)院 92 圖 465 AD574A的模擬輸入電路 2022年 5月 28日星期六 集成電路原理及應(yīng)用 能源工程學(xué)院 93 2. AD574A與單片機(jī)的接口 圖 466 AD574A與單片機(jī)的接口電路 2022年 5月 28日星期六 集成電路原理及應(yīng)用 能源工程學(xué)院 94 設(shè)要求 AD574A進(jìn)行 12位轉(zhuǎn)換，單片機(jī)對(duì)轉(zhuǎn)換結(jié)果讀入，高 8位和低 4位分別存入片內(nèi) RAM的 31H和30H單元，其轉(zhuǎn)換子程序如下： AD574A： MOV R0， 7CH ； AD574A端口地址 MOV R1， 31H MOVX @R0， A ；啟動(dòng) AD574A進(jìn)行 12位轉(zhuǎn)換 SETB ；置 LOOP： JB ， LOOP ；檢測(cè) STS的狀態(tài) INC R0 ；使 R/ C 為 1，按雙 字節(jié)讀取轉(zhuǎn)換結(jié)果 2022年 5月 28日星期六 集成電路原理及應(yīng)用 能源工程學(xué)院 95 MOVX A， @R0 ；讀取高 8位轉(zhuǎn)換結(jié)果 MOV @R1， A ；存高 8位結(jié)果 DEC R1 INC R0 INC R0 ；使 R/ C 、 A0均為 1 MOVX A， @R0 ；讀取低 4位結(jié)果 ANL A， 0FH ；屏蔽高 4位 MOV @R1， A ；存低 4位結(jié)果 RET 2022年 5月 28日星期六 集成電路原理及應(yīng)用 能源工程學(xué)院 96 16位串行 A/D轉(zhuǎn)換器 MAX195 MAX195是 MAXIM公司推出的 16位逐次逼近型 A/D轉(zhuǎn)換器 芯片的主要性能如下： ? 逐次比較型，分辨率 16位。 ? 三態(tài)串行數(shù)據(jù)輸出口，與 SPI/QSPI和 ? Micro wire兼容。 ? 單極性和雙極性模擬輸入。 ? 片內(nèi)跟蹤 /保持功能。 ? 具有線性和失調(diào)校準(zhǔn)電路。 ? 轉(zhuǎn)換時(shí)間最小值為 。 2022年 5月 28日星期六 集成電路原理及應(yīng)用 能源工程學(xué)院 97 ? 采樣速率為 100000次 /s。 ? 積分非線性誤差為 177。 %FSR。 ? 最大微分非線性誤差為 177。 %。 ? 最大功耗為 80mW。 MAX195為小型 16腳 DIP和 SO封裝，如圖所示。 圖 467 MAX195引腳排列圖 因?yàn)樵撔酒褂枚嗦冯娫?，所?必須注意上電次序 ：先加VDDA，后加 VDDD。先加VSSA，后加 VSSD。先加VDDD，后加 AIN和 REF。 2022年 5月 28日星期六 集成電路原理及應(yīng)用 能源工程學(xué)院 98 引腳 符號(hào) 功 能 1 BP/UP/ 雙極性 /單極性 /停止輸入端。當(dāng)該腳為 0V時(shí)，為停止?fàn)顟B(tài)；接＋ 5V時(shí)，為單極性狀態(tài)；懸浮時(shí)，為雙極性狀態(tài)。 2 CLK 轉(zhuǎn)換時(shí)鐘輸入端。 3 SCLK 串行時(shí)鐘輸入端。 4 VDDD 數(shù)字正電源輸入端，典型值為＋ 5V。 5 DOUT 串行數(shù)據(jù)輸出端，先高位（ MSB）后低位（ LSB）輸出形式。 6 DGND 數(shù)字地。 7 轉(zhuǎn)換結(jié)束 /校準(zhǔn)輸出端，低電平有效。該引腳的電平狀態(tài)能判斷轉(zhuǎn)換或校準(zhǔn)的狀態(tài)（開(kāi)始和結(jié)束），可作為 MCU查詢或向MCU中斷申請(qǐng)信號(hào)。 8 片選輸入端，低電平有效。它允許串行接口和三態(tài)數(shù)據(jù)輸出。 表 462 MAX195引腳功能 SHDN EOC CS2022年 5月 28日星期六 集成電路原理及應(yīng)用 能源工程學(xué)院 99 引腳 符號(hào) 功 能 9 轉(zhuǎn)換啟動(dòng)輸入端，低電平有效。當(dāng)該端為低電平時(shí)，轉(zhuǎn)換開(kāi)始。 10 復(fù)位輸入端，低電平有效。 11 VSSD 數(shù)字負(fù)電源輸入端，典型值為－ 5V。 12 REF 參考電壓輸入端，其范圍為 0～ 5V。 13 AIN 模擬信號(hào)輸入端。 14 AGND 模擬地。 15 VSSA 模擬負(fù)電源輸入端，典型值為－ 5V。 16 VDDA 模擬正電源輸入端，典型值為＋ 5V。 RESETCONV表 462 MAX195引腳功能（續(xù)） 2022年 5月 28日星期六 集成電路原理及應(yīng)用 能源工程學(xué)院 100 本章結(jié)束