【總結(jié)】景德鎮(zhèn)陶瓷學(xué)院電子電路CAD課程設(shè)計(jì)課題名稱(chēng)光敏計(jì)數(shù)器所在院系機(jī)電學(xué)院班級(jí)13自動(dòng)化2班學(xué)號(hào)201310320210姓名董儒誠(chéng)
2025-06-29 20:52
【總結(jié)】桂林航天工業(yè)學(xué)院學(xué)生實(shí)驗(yàn)報(bào)告課程名稱(chēng)EDA技術(shù)實(shí)驗(yàn)項(xiàng)目名稱(chēng)0-9999計(jì)數(shù)器的設(shè)計(jì)開(kāi)課院(系)及實(shí)驗(yàn)室電子信息與自動(dòng)化學(xué)院實(shí)驗(yàn)日期年月日學(xué)生姓名甘志榮學(xué)號(hào)2021090110212專(zhuān)業(yè)班級(jí)自動(dòng)化2班指導(dǎo)教師龐前娟實(shí)驗(yàn)成績(jī)一、實(shí)驗(yàn)?zāi)康?、掌握VHDL語(yǔ)言的基本結(jié)
2025-06-03 04:26
【總結(jié)】2022/8/28盧慶莉1計(jì)數(shù)器與分頻器實(shí)驗(yàn)的講課課件2022/8/28盧慶莉2主要授課內(nèi)容:三、實(shí)驗(yàn)內(nèi)容介紹一、計(jì)數(shù)器與分頻電路的簡(jiǎn)介二、所用芯片的功能表的簡(jiǎn)介2022/8/28盧慶莉3一、計(jì)數(shù)器與分頻電路的簡(jiǎn)介計(jì)數(shù)器是數(shù)字系統(tǒng)中一種用得最多的時(shí)序邏輯部件,他的基本功能是記錄輸
2025-08-15 23:28
【總結(jié)】1.實(shí)驗(yàn)任務(wù) 利用AT89S51單片機(jī)的T0、T1的定時(shí)計(jì)數(shù)器功能,來(lái)完成對(duì)輸入的信號(hào)進(jìn)行頻率計(jì)數(shù),計(jì)數(shù)的頻率結(jié)果通過(guò)8位動(dòng)態(tài)數(shù)碼管顯示出來(lái)。要求能夠?qū)?-250KHZ的信號(hào)頻率進(jìn)行準(zhǔn)確計(jì)數(shù),計(jì)數(shù)誤差不超過(guò)±1HZ。2.電路原理圖 3.系統(tǒng)板上硬件連線(1).把“單片機(jī)系統(tǒng)”-“動(dòng)態(tài)數(shù)碼顯示”區(qū)域中的ABCDEFGH端口用8芯排線連接
2025-09-25 17:58
【總結(jié)】通信102班,姓名青瓜基于FPGA的計(jì)數(shù)器設(shè)計(jì)EDA課程設(shè)計(jì)項(xiàng)目名稱(chēng)基于FPGA的計(jì)數(shù)器的設(shè)計(jì) 專(zhuān)業(yè)班級(jí)通信102班學(xué)生姓名青瓜指導(dǎo)教師
2025-06-22 13:44
【總結(jié)】※※※※※※※※※※※※※※※※※※※※※※※※※※2008級(jí)學(xué)生通信工程電子技術(shù)課程設(shè)計(jì)電子技術(shù)課程設(shè)計(jì)報(bào)告書(shū)課題名稱(chēng)光電計(jì)數(shù)器姓名黎成芙學(xué)號(hào)0812402-32院、系、部物理與電信工程系專(zhuān)業(yè)通信工程指導(dǎo)教師蔣冬初
2025-01-16 10:12
【總結(jié)】時(shí)序邏輯電路的基本概念一、時(shí)序邏輯電路的結(jié)構(gòu)及特點(diǎn)時(shí)序邏輯電路——任何一個(gè)時(shí)刻的輸出狀態(tài)不僅取決于當(dāng)時(shí)的輸入信號(hào),還與電路的原狀態(tài)有關(guān)。時(shí)序電路的特點(diǎn):(1)含有具有記憶元件(最常用的是觸發(fā)器)(2)具有反饋通道。第8章計(jì)數(shù)器2時(shí)序邏輯電路的設(shè)計(jì)方法計(jì)數(shù)器的實(shí)現(xiàn)步驟1、確定計(jì)
2025-01-17 08:45
【總結(jié)】可編程序控制器主講:S7-200PID指令PID算法?理解PID算法PID控制器調(diào)節(jié)輸出,保證偏差(e)為零,使系統(tǒng)達(dá)到穩(wěn)定狀態(tài),偏差(e)是給定值(SP)和過(guò)程變量(PV)的差。PID控制的原理基于下面的算式;輸出M(t)是比例項(xiàng)、積分項(xiàng)和微分項(xiàng)的函數(shù)。輸出=比例項(xiàng)+積分項(xiàng)+微分項(xiàng)?其中
2025-05-02 01:21
【總結(jié)】實(shí)驗(yàn)名稱(chēng)模8計(jì)數(shù)器姓名:xxx班級(jí):xxx學(xué)號(hào):xxxxx報(bào)告日期:xxxxxx練習(xí)在modelsim下編寫(xiě)verilog程序,熟悉modelsim運(yùn)行過(guò)程,并學(xué)會(huì)用verilog編寫(xiě)一個(gè)模八計(jì)數(shù)器。編寫(xiě)一個(gè)模值為八的計(jì)數(shù)器的功能模塊實(shí)現(xiàn)模為八帶清零端的(異步清零);并且編寫(xiě)一激勵(lì)
2025-08-02 20:19
【總結(jié)】畢業(yè)設(shè)計(jì)(論文)原創(chuàng)性聲明和使用授權(quán)說(shuō)明原創(chuàng)性聲明本人鄭重承諾:所呈交的畢業(yè)設(shè)計(jì)(論文),是我個(gè)人在指導(dǎo)教師的指導(dǎo)下進(jìn)行的研究工作及取得的成果。盡我所知,除文中特別加以標(biāo)注和致謝的地方外,不包含其他人或組織已經(jīng)發(fā)表或公布過(guò)的研究成果,也不包含我為獲得及其它教育機(jī)構(gòu)的學(xué)位或?qū)W歷而使用過(guò)的材料。對(duì)本研究提供過(guò)幫助和做出過(guò)貢獻(xiàn)的個(gè)人或集體,均已在文中作
2025-06-30 08:05
【總結(jié)】packagemy_calculator;publicclassMainclass{ publicstaticvoidmain(String[]args){ MyFramemf=newMyFrame("Calculator"); }}==============================================
2025-08-17 04:47
【總結(jié)】EDA課程設(shè)計(jì)項(xiàng)目名稱(chēng)基于FPGA的計(jì)數(shù)器的設(shè)計(jì)專(zhuān)業(yè)班級(jí)通信102班學(xué)生姓名青瓜指導(dǎo)教師
2025-08-19 19:21
【總結(jié)】鄭州科技學(xué)院《數(shù)字電子技術(shù)》課程設(shè)計(jì)題目光控計(jì)數(shù)器的設(shè)計(jì)學(xué)生姓名專(zhuān)業(yè)班級(jí)學(xué)號(hào)院(系)信息工程學(xué)院指導(dǎo)教
2025-09-29 12:23
【總結(jié)】畢業(yè)設(shè)計(jì)(論文)原創(chuàng)性聲明和使用授權(quán)說(shuō)明原創(chuàng)性聲明本人鄭重承諾:所呈交的畢業(yè)設(shè)計(jì)(論文),是我個(gè)人在指導(dǎo)教師的指導(dǎo)下進(jìn)行的研究工作及取得的成果。盡我所知,除文中特別加以標(biāo)注和致謝的地方外,不包含其他人或組織已經(jīng)發(fā)表或公布過(guò)的研究成果,也不包含我為獲得及其它教育機(jī)構(gòu)的學(xué)位或?qū)W歷而使用過(guò)的材料。對(duì)本研究提供過(guò)幫助和做出過(guò)貢獻(xiàn)的個(gè)人或集
2025-08-17 21:43
2025-08-20 13:43