高速pcb設(shè)計技術(shù)及相關(guān)問題-資料下載頁
2025-03-26 05:50本頁面
【正文】 關(guān)注高速PCB的芯片設(shè)計技術(shù)在芯片設(shè)計中同樣需要關(guān)注高速PCB的設(shè)計和分析。高性能的FPGA芯片需要考慮以下與高速PCB有關(guān)的因素：①恰當(dāng)?shù)剡\(yùn)用引腳的可重定位特性，限制高速PCB傳輸線的長度，從而達(dá)到控制延時和改善信號質(zhì)量的目的。②編程引腳的驅(qū)動能力，確保驅(qū)動能力不要太強(qiáng)。③編程引腳的信號變化速率，在滿足時序等方面確保信號沿的跳變不要太快。④編程引腳的工藝技術(shù)，如LVTTL、LVCMOS、LVDS、GTL、GTL+等，這樣可以減少高速PCB元器件的使用。ASIC芯片的設(shè)計同樣也要關(guān)注高速PCB設(shè)計方面的情況，突出體現(xiàn)為根據(jù)高速PCB板的要求來選擇ASIC芯片的I/O緩沖器以及芯片的封裝工藝和技術(shù)，SI工程師根據(jù)ASIC加工廠商提供的I/O緩沖器模型以及封裝廠商提供的封裝模型，將ASIC芯片放在高速PCB中進(jìn)行仿真分析，從中選擇符合ASIC功能要求、高速PCB性能要求、成本和成品率等綜合因素的解決方案。板級、系統(tǒng)級EMC設(shè)計技術(shù)目前可行的EMC設(shè)計技術(shù)包括EMC專家系統(tǒng)和EMC設(shè)計規(guī)則。企業(yè)內(nèi)部建立一整套可行的EMC設(shè)計規(guī)則，這些規(guī)則可能是以文檔檢查列表的方式給出，再由工程師卻仔細(xì)檢查設(shè)計的電路圖，或者PCB版圖確保沒有任何的規(guī)則違反。也有可能將這些設(shè)計規(guī)則編程到EMC專家系統(tǒng)中，由EDA工具來自動檢查。以下是幾個這樣的設(shè)計規(guī)則實(shí)例：關(guān)于平面層尺寸的規(guī)則電源層四周應(yīng)該比地層縮進(jìn)20倍兩個平面層之間距離的尺寸，確保設(shè)計系統(tǒng)更好的EMC性能。關(guān)于平面分割的規(guī)則地平面不要分割，高速信號線如果要跨電源平面分割，應(yīng)該緊靠信號線放置幾個低阻抗的橋接電容。關(guān)于匹配元器件位置的規(guī)則源端匹配器件應(yīng)該盡量靠近驅(qū)動器。末端匹配器件應(yīng)該盡量接收端。如果網(wǎng)絡(luò)不是簡單的菊花鏈，那么匹配元器件的位置和匹配值應(yīng)該是由SI工具分析確定。建立企業(yè)內(nèi)部的SI部門信號完整性部門的設(shè)立可大可小，依具體情況而定。最小的規(guī)?？赡苁窃O(shè)計小組中的一個工程師來動作信號完整性設(shè)計和分析。也有的大公司SI部門的工程師可能多達(dá)100人。通常認(rèn)為SI部門應(yīng)該具備三種職能：①SI部門應(yīng)該有專門的SI軟件高手，負(fù)責(zé)SI工具的日常維護(hù)、SI工具與設(shè)計方法和設(shè)計流程的集成以及培訓(xùn)新人。這些SI軟件高手必須熟悉設(shè)計和布局布線過程使用的所有工具，并且是企業(yè)內(nèi)部使用的SI分析和設(shè)計工具的專家。②SI部門應(yīng)該有專人來支持仿真分析過程中使用的庫文件，包括同器件廠商的溝通、從別的渠道收集、整理、驗證、歸檔和發(fā)布元器件仿真庫。③SI部門還應(yīng)該有專門的高速PCB設(shè)計專家。一旦設(shè)計工程師遇到SI的問題，這些專家就應(yīng)該立即幫助他們找到可行的解決方案。這些設(shè)計專家最好有模擬電路、RF電路、微波電路和電磁場方面的背景?？傊咚貾CB的設(shè)計是今天系統(tǒng)設(shè)計領(lǐng)域面臨的嚴(yán)肅挑戰(zhàn)，無論是設(shè)計方法、設(shè)計工具、還是設(shè)計隊伍的構(gòu)成以及工程師的設(shè)計思路，都需要積極認(rèn)真地去應(yīng)對。
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1