【正文】 voltage levels. The diodes are silicon. The saturated output levels of the opamp are 177。10 V.（答案：當ui 4V或ui 2V時，uo =；當2V ui 4V時，uo =0V）Figure ++R=10 kWD1D2uout+4 Vuin+2 V12+5V0tuin第17章 數(shù)字電路基礎習題(6題) 如果“與”門的兩個輸入端中，A為信號輸入端，B為控制端。，當控制端B=1和B=0兩種狀態(tài)時，試畫出輸出波形。如果是“與非”門、“或”門、“或非”門則又如何？分別畫出各種門的輸出波形。最后總結(jié)上述四種門電路的功能。 ttBA 。amp。ABCtBAttCF ，哪些電路輸出高電平，哪些輸出低電平。(提示: TTL門電路輸入負載特性有, Ri187。187。, 此時相當于輸入高電平”1”）1(b)amp。179。1Fb(a)“1”FaR=800WR=R=(c)Fc Using Boolean algebra（布爾代數(shù)，邏輯代數(shù)） techniques, simplify the following expression as much as possible, and implement the logic circuit using gate circuits.（提示：要求畫出化簡后的邏輯電路圖）(1) (2) (3) (4) (5) (答案：(1)F1=A+B；(2) 。 (3) F3=B。 (4) F4=1。 (5) F5=AB+CD ) Use a Karnaugh map（卡諾圖） to simplify the following expression to a minimum SOP form (SOP form, sunofproduct form, 積和式，與或式)，and implement the logic circuit using NAND gates（NAND gates，與非門。提示：對最簡與或式兩次求反得與非與非式后，則可以用與非門實現(xiàn)，與非門中包括非門，要求畫出邏輯電路圖。）. (1) (2) F2=AC+ABD+BC+BD (3) (4) (5) (答案：(1) ；(2) F2=AC+BD+BC。 (3) 。 (4) F4=B+D。 (5) 或 ) 利用卡諾圖化簡為最簡與或式(注：書寫時可以省略邏輯式中各最小項的字母m，而保留各最小項的編號數(shù)字）(1) F1(A,B,C)=∑m(2,3,4,6)(2) F2(A,B,C,D)=∑m (0,1,2,3,4,6,8,9,10,11,12,14) (答案：(1) ；(2) )第18章 組合邏輯電路習題（5題） （a）、（b）兩個邏輯電路的邏輯表達式并化簡，畫出化簡后的邏輯電路圖。（答案： 。 F2=A+B ） 111ABA B C Damp。amp。amp。amp。179。1F1 (a)CDABCD F0 0 1 1 00 1 0 0 00 1 0 1 10 1 1 1 10 1 1 0 01 0 0 0 11 0 0 1 11 0 1 0 11 0 1 1 01 1 0 0 0 (b)F2ABC111179。1amp。=1179。1amp。amp。 （未給出的項為任意項），寫出F的最簡與或式，并用與非門實現(xiàn)，畫出邏輯電路圖。 (答案： 或 ) 設計三變量（A、B、C）的奇數(shù)檢測邏輯電路（三變量中1的個數(shù)為奇數(shù)時，電路輸出Y為1，否則輸出Y為0），寫出真值表和輸出Y表達式，并用異或門實現(xiàn)，畫出邏輯電路圖（注意：異或門只有兩個輸入端）。（答案: ） 設計出能判斷A、B這兩個兩位二進制數(shù)大小的比較電路, 。A=a1a0，B=b1b0,當A ≥ B時，電路輸出Z=1，否則輸出Z=0。根據(jù)設計功能，填卡諾圖并化簡，寫出化簡后的表達式，并用門電路實現(xiàn)，畫出邏輯電路圖。（答案： ）BA待設計的比較電路Za0b0b1a1 ，設計輸出端f的邏輯電路，用與非門實現(xiàn)，畫出邏輯電路圖。（提示：注意DCBA的權(quán)重依次是8421；且在表中未出現(xiàn)的DCBA項為任意項。）（答案： ）第19章 時序邏輯電路習題（8題）A(a)=1RDSDamp。BC (基本RS觸發(fā)器)(a)所示電路，(b)所示，畫出輸出端Q和 的波形。 (移位寄存器)，并畫出各Q端的波形圖。設圖中Q1Q2Q3的初態(tài)為100。（答案：（a）7個CP循環(huán)一個周期；（b） 5個CP循環(huán)一個周期）Q3(a)(b)DQDQD1Q2=1CPDQDQDQamp。Q1Q2Q3CP (a)右移移位寄存器SRG4的移位/置入端輸入信號SHIFT/ （注：此端=1，右移移位；此端=0，并行輸入。）(b)）所示。串行數(shù)據(jù)輸入端D為0，并行數(shù)據(jù)輸入為D0=1，D1=0，D2=1，D3=0。畫出串行輸出端數(shù)據(jù)Q3的波形圖。(a)SRG4CPQ0 Q1 Q2 Q3Q3DQ0 Q1 Q2 Q3D0 D1 D2 D3(b)CP563412 (加法計數(shù)器)（設甩空驅(qū)動端為“1”），寫出驅(qū)動方程、狀態(tài)方程和狀態(tài)轉(zhuǎn)換表，判斷是幾進制計數(shù)器，能否自啟動。設初始狀態(tài)Q2Q1Q0=000。（答案：同步五進制加法計數(shù)器，能自啟動）JKJKJKQ0CPQ2Q1 (減法計數(shù)器) （設甩空驅(qū)動端為“1”），寫出狀態(tài)轉(zhuǎn)換表，判斷是什么類型的計數(shù)器，并畫出各Q端的波形圖。設初始狀態(tài)Q2Q1Q0=000。（答案：三位異步二進制減法計數(shù)器。）JKQ0CPQ2Q1 JKJKQ（非順序碼計數(shù)器），寫出驅(qū)動方程，狀態(tài)方程和狀態(tài)轉(zhuǎn)換表（寫一個循環(huán)），幾個CP脈沖一個循環(huán)？判斷能否自啟動。設初始狀態(tài)Q2Q1Q0=000。（答案：同步非順序碼計數(shù)器，七個CP一個循環(huán)，能自啟動）（集成計數(shù)器74LS290）用兩片74LS290構(gòu)成下列模數(shù)的計數(shù)器，要求每片74LS290的輸出都是8421權(quán)重的BCD碼。（1）80； （2）56（分頻器分析），求輸出信號uo的頻率。（答案：1Hz） JKCP120HzDJKJKQ3 Q2 Q1 Q0CP0R0(1)CP1R0(2)S9(1)S9(2)uo74LS29021 / 21