dsp原理與應(yīng)用---第8章dsp系統(tǒng)設(shè)計(jì)-資料下載頁
2025-03-22 03:03本頁面
【正文】 SB接口組成： ? USB發(fā)生器：實(shí)現(xiàn) USB的電氣連接 （物理層） ? USB串行接口引擎 SIE： 實(shí)現(xiàn) USB底層通信協(xié)議（鏈路層） ? 微處理器：編程實(shí)現(xiàn)各種應(yīng)用（應(yīng)用層） ? 新設(shè)計(jì)的 DSP系統(tǒng)一般選用 ? Cypress公司是全球最大的 USB接口器件的供應(yīng)商，其產(chǎn)品系列最全，開發(fā)最方便 ? Cypress公司 ? USB收發(fā)器：鏈路層和應(yīng)用層全由與之配合的處理器實(shí)現(xiàn) CY7C68000 ? USB智能引擎： USB收發(fā)器＋ SIE，與之配合的處理器只需實(shí)現(xiàn)應(yīng)用層 CY7C68001 ? USB控制器： USB收發(fā)器＋ SIE＋ MCU，與之配合的處理器只需與 MCU進(jìn)行數(shù)據(jù)交換 CY7C68013 ? DSP系統(tǒng)中一般選用 USB智能引擎或 USB控制器 USB DSP與 CY7C68001接口 ? CY7C68001為智能 USB外設(shè)，包含 ? FIFO接口，用于緩存 USB端點(diǎn)數(shù)據(jù)流 ? 命令接口，配置、查詢 USB狀態(tài) ? 通過 DSP的異步存儲器接口實(shí)現(xiàn) USB DSP與 CY7C68001接口 USB連接器 FD[15:0] FA[2:0] SLCS SLRD SLOE SLWR PKTEND IFCLK INT FLAGA FLAGB FLAGC READY D[15:0] A[n:0] CEx ARE AOE AWE INTx D D+ D+ D GND +5V DSP CY7C68001 “1” “1” CPLD PCI DSP系統(tǒng)中實(shí)現(xiàn) PCI功能 ? C6411／ C6415／ C6416和 C6205 DSP片上已集成 PCI接口 ? 外部擴(kuò)展 PCI橋接器件 ? PCI橋接器件的組成： ? PCI總線：直接與 PCI總線接口。不同的 PCI橋接器件 PCI總線部分基本相同 ? 局部總線：與處理器或外圍器件接口。不同的 PCI橋接器件局部總線部分各不相同 ? PCI2040 ? 16位通用局部總線：接口存儲器或外圍設(shè)備 ? 4個(gè) 8位／ 16位 HPI接口：與 C5000或 C6000系列 DSP接口 ? 只支持 PCI的 Slave方式 ? CY7C09449 ? 8／ 16／ 32位可配置的同步局部總線，局部總線工作在從方式 ? 只能與微處理器接口，可與各系列 DSP接口 ? 支持 PCI的 Slave和 Master方式 PCI2040 P C I B U S AD[31:0] C/BE[3:0] PAR FRAME IRDY TRDY STOP LOCK IDSEL DEVSEL PERR SERR INTA CLK PRST GRST HAD[15:0] HR/W HDS HINT[3:0] HBE[1:0] HWIL HCNTL[1:0] HCS[3:0] HRDY[3:0] HRST[3:0] HPI BUS DSP1 DSP2 DSP3 DSP4 PCI DSP與 PCI2040接口 16KByte DualPort Memory P C I I N T E R F A C E CY7C09449 P C I B U S PCI 32 bits 33 MHz SELECT STROBE ADR[14:1] WRITE READ ALE BE0 BE1 BE2 DQ[31:0] RDY_IN RDY_IN RDY_OUT BLAST IRQ_OUT IRQ_IN CLKIN DS STRB A15 A0 R/W D[31:0] RDY INT XF CLKOUT CPLD VCC 247。 n DSP PCI DSP與 CY7C09449接口 ? 其它小規(guī)模器件如門器件、觸發(fā)器、鎖存器、計(jì)數(shù)器、編解碼器等一般可以用 CPLD來代替?；?EEPROM編程器件，電擦除，電可編程，掉電不丟失程序，使用方便。 ? 對實(shí)時(shí)性要求高的算法，可以用FPGA來實(shí)現(xiàn)?；?SRAM靜態(tài)存儲器，需配置芯片，多路電源，使用復(fù)雜。 可編程邏輯器件
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1