高密度三維封裝中tsv熱應(yīng)力分析開(kāi)題報(bào)告-資料下載頁(yè)
2025-01-21 18:30本頁(yè)面
【正文】 法對(duì) TSV 結(jié)構(gòu)進(jìn)行優(yōu)化研究。分析試驗(yàn)結(jié)果，發(fā)現(xiàn)應(yīng)力產(chǎn)生與變化規(guī)律模式（1）研究完全填充銅 TSV 和填充聚合物 TSV 結(jié)構(gòu)在退火時(shí)的熱應(yīng)力分布情況。結(jié)果顯示兩種 TSV 結(jié)構(gòu)可能出現(xiàn)失效區(qū)域均集中在銅互連頂部界面處，該處熱應(yīng)力超過(guò)銅的屈服強(qiáng)度。相比完全填銅 TSV 結(jié)構(gòu)，填充聚合物 TSV 結(jié)構(gòu)更可能出現(xiàn)熱失配導(dǎo)致的應(yīng)力失效。 （2）建立熱力耦合的塑性應(yīng)變梯度的本構(gòu)關(guān)系，并通過(guò)用戶子程序 UMAT嵌入到 ABAQUS 中進(jìn)行互連結(jié)構(gòu)的熱應(yīng)力分析。同時(shí)與理想彈塑性互連解析解進(jìn)行了對(duì)比，結(jié)果顯示二者軸向應(yīng)力值較為接近，而解析解所得徑向應(yīng)力則小的多。在不同通孔半徑和通孔結(jié)構(gòu)整體縮小的條件下，銅互連中心和頂部界面處均出現(xiàn)顯著的尺寸效應(yīng)，即在互連尺寸接近亞微米時(shí)，熱應(yīng)力隨著半徑減小而急劇增加的現(xiàn)象。通孔半徑對(duì)靜水應(yīng)力有顯著的影響，互連半徑小于 10 微米時(shí)，銅互連中心位置始終保持較大靜水應(yīng)力，因此在銅互連中心線區(qū)域可能出現(xiàn)空洞缺陷，與實(shí)驗(yàn)結(jié)果一致。深寬比對(duì)硅通孔結(jié)構(gòu)熱應(yīng)力具有顯著影響，隨著深寬比的增加，應(yīng)力集中區(qū)域發(fā)生變化，當(dāng)深寬比大于 10 時(shí)，應(yīng)力集中區(qū)域?qū)⒂摄~互連頂部界面區(qū)域遷移至中心線區(qū)域，同時(shí)熱應(yīng)力值也大幅度的增加。（3）基于參數(shù)化有限元模型對(duì) TSV 互連結(jié)構(gòu)進(jìn)行了試驗(yàn)設(shè)計(jì)及單設(shè)計(jì)響應(yīng)的優(yōu)化?；趹?yīng)變梯度的材料本征效應(yīng)對(duì) TSV 互連結(jié)構(gòu)熱力學(xué)性能有顯著影響，在對(duì)互連結(jié)構(gòu)計(jì)時(shí)必須足夠重視。對(duì) TSV 互連結(jié)構(gòu)進(jìn)行優(yōu)化的結(jié)果顯示，在初始模型一致的情況下，不同的優(yōu)化方法會(huì)得到不同的最優(yōu)解，優(yōu)化技術(shù)的選擇對(duì)優(yōu)化結(jié)果具有顯著影響，同時(shí)也說(shuō)明 TSV 結(jié)構(gòu)優(yōu)化具有多峰性特點(diǎn)，TSV 互連結(jié)構(gòu)設(shè)計(jì)空間較大。論文工作進(jìn)度與安排： 起始日期 工作內(nèi)容和要求 備注 收集、消化資料 實(shí)驗(yàn)室操作分析 實(shí)驗(yàn)結(jié)果分析、工作總結(jié) 論文撰寫、論文提交與答辯主要參考文獻(xiàn):［11］梁紅兵. 中國(guó)半導(dǎo)體創(chuàng)新產(chǎn)品和技術(shù)特刊[N]. .［2］[J].電子工業(yè)專用設(shè)備，2010，5：15.［3］鄧丹，吳豐順，周龍?jiān)?，[J].微納電子技術(shù)，2010，47（7）：443450.［4］顧勇，王莎鷗，[J].電子元件與材料，2010，29（7）：6770.［5］于寅虎. 從“2011年中國(guó)半導(dǎo)體市場(chǎng)年會(huì)”解讀中國(guó)半導(dǎo)體市場(chǎng)[J].電子產(chǎn)品世界，2011，18（4）：56.［6］[N]. .［7］[N]. .［8］[N]. .［9］[J].電子工業(yè)專用設(shè)備，2011，3：14.［10］“十一五”成果特刊[N]. .［11］趙建忠. 解讀后摩爾定律 探索 IC 發(fā)展方向[N]. 中國(guó)電子報(bào) 20100728 .［12］童志義. 后摩爾時(shí)代的封裝技術(shù)[J].電子工業(yè)專用設(shè)備, 2008（9）：110.［13］ 疊層芯片封裝技術(shù)的工藝開(kāi)發(fā),[碩士學(xué)位論文]，南京，東南大學(xué)，2009. ［14］, (9):1825.［15］Kreupl F, Graham A P, Duesberg , et al. Carbonnanotubes in interconnect applications. Microelectronic Engineering. 2002. 66(14):399–408. ［14］Chiodarelli N, Marleen H V, Vereecke B. Carbon Nanotube Interconnects: Electrical Characterization of 150 nm CNT Contacts with Cu Damascene Top . ［17］Gupta A, Kim B C, Kannan S. Analysis of CNT Based 3D TSV for Emerging RF Applications. Proc 61th Electronic Components and Technology :20562059. ［18］Xu C, Li H, Suaya R, et al. Compact AC Modeling and Analysis of Cu, W, and CNT based ThroughSilicon Vias (TSVs) in 3D ICs. Electron Devices Meeting (IEDM), 2009:14. 指導(dǎo)教師意見(jiàn)指導(dǎo)教師簽名： 年 月 日
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1