[電腦基礎(chǔ)知識]hwswcodesign-資料下載頁
2025-01-19 15:24本頁面
【正文】 t of port and signal types ? Rich set of data types ? Clocks ? Cyclebased simulation ? Multiple abstraction levels ? Communication Protocols ? Debugging Supports ? Waveform Tracing SystemC是由一些 C++的類庫組成 Continued ? 用 System C開發(fā)的硬件模型可以用標(biāo)準(zhǔn)的 C++編譯器來編譯： ? Unix/Solaris: bcc,gcc ? Windows: MSVC ? 經(jīng)編譯后形成一個可執(zhí)行的應(yīng)用程序 ,設(shè)計人員可以通過 console來觀察系統(tǒng)的行為 ,驗證系統(tǒng)功能和結(jié)構(gòu) . System C的建模方法 System C include “” SC_MODULE(dff) { sc_inbool din。 sc_inbool clock。 sc_outbool dout。 void doit()。 // Member function SC_CTOR(dff) { SC_METHOD(doit)。 // Process sensitive_pos clock。 // Sensitize to } }。 void dff::doit() { // Member function as Process body dout = din。 } VHDL entity dff is port ( din, clock : in bit。 dout : out bit )。 end dff。 architecture dff of dff is begin doit : process(clock) – Sensitivity List begin if (clock’event and clock=‘1’) then dout = din。 end if。 end process。 end dff。 SystemC的建模實例 T e s t B e n c h : c o u n t _ t bT e s t B e n c h : c o u n t _ t bu_ c ountu_ c ountc ountdindoutloa dc loc ku_ c ount _ s timu_ c ount _ s timc ount _ s timdindoutloa dc loc ks c _ c loc k ()20u_ dis pla yu_ dis pla ydis pla ydoutDINDOUTLOA DCL OCK2. CADENCE VIRTUAL COMPONENT CODESIGN (VCC) Cadence174。 Virtual Component Codesign (VCC) 是第一個為 IP復(fù)用所設(shè)計的工業(yè)系統(tǒng)級 HW/SW codesign開發(fā)平臺環(huán)境。 Cadence VCC使設(shè)計師在早期設(shè)計第一代產(chǎn)品和相關(guān)產(chǎn)品時，就可以確認(rèn) HW/SW劃分的臨界體系結(jié)構(gòu)。 Cadence VCC 為 system houses and SOC providers，通過 the electronic supply chain進(jìn)行交流和交換設(shè)計信息，提供必要的框架。 Thanks The end!
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1