[高等教育]實(shí)驗(yàn)三用原理圖輸入法設(shè)計(jì)8位全加器-資料下載頁(yè)
2025-01-16 07:13本頁(yè)面
【正文】 DER8/adder8路徑下的adder8，并建立相應(yīng)的工程文件，因?yàn)榇宋募玫?位半加器和1位全加器，建立工程文件時(shí)注意要把1位半加器和1位全加器的原理圖加入工程，編譯才能通過(guò)。編譯通過(guò)后，進(jìn)行引腳鎖定。選取模式1的電路實(shí)現(xiàn)此功能。鍵鍵1輸入8位加數(shù)；鍵鍵3輸入8位被加數(shù)；數(shù)碼6/5顯示加和；D8顯示進(jìn)位cout。查出對(duì)應(yīng)的PIO口和對(duì)應(yīng)芯片的引腳。保存引腳信息后重新編譯，把引腳信息加入工程。連好實(shí)驗(yàn)箱，打開(kāi)電源，下載到實(shí)驗(yàn)箱上。選擇實(shí)驗(yàn)箱上的模式1，從鍵鍵1輸入加數(shù)，從數(shù)碼管1上可看到相應(yīng)的輸入；從鍵鍵3輸入被加數(shù)，從數(shù)碼管3上可看到相應(yīng)的輸入；從數(shù)碼管5上可看到兩數(shù)相加后的和，從D8顯示進(jìn)位情況。
高考資料相關(guān)推薦
鄂ICP備17016276號(hào)-1