【正文】 存器（ 或相應(yīng)的端口位）寫入時對這些引腳的狀態(tài)沒有影響。 不管交叉開關(guān)是否將引腳分配給外設(shè)，讀一個端口數(shù)據(jù)寄存器（或端口位）將總是返回引腳本身的邏輯狀態(tài)。唯一的例外發(fā)生在執(zhí)行讀 修改 寫指令（ ANL、ORL、 XRL、 CPL、 INC、 DEC、 DJNZ、 JBC、 CLR、 SET 和位寫操作）期間。在讀 修改 寫指令的讀周期，所讀的值是端口數(shù)據(jù)寄存器的內(nèi)容，而不是端口引腳本身的狀態(tài)。 因為交叉開關(guān)寄存器影響器件外設(shè)的引腳分配，所以它們通常在外設(shè)被配置前由系統(tǒng)的初試化代碼配置。一旦配置完畢，將不再對其重新編程。 交叉開關(guān)寄存 器被正確配置后，通過將 XBARE（ ）設(shè)置為邏輯‘ 1’來使能交叉開關(guān)。在 XBARE 被設(shè)置為邏輯‘ 1’之前，端口 03 的輸出驅(qū)動器應(yīng)被明確禁止，以防止對交叉開關(guān)寄存器和其它寄存器寫入時在端口引腳上產(chǎn)生爭用。 被交叉開關(guān)分配給輸入信號（例如 RX0）的引腳所對應(yīng)的輸出驅(qū)動器應(yīng)被明確禁止；以保證端口數(shù)據(jù)寄存器和 PnMDOUT 寄存器的值不影響這些引腳的狀態(tài)。 在 XBARE（ ）被設(shè)置為邏輯‘ 1’之前，端口 03 的輸出驅(qū)動器保持禁止?fàn)顟B(tài)。 每個端口引腳的輸出方式都可被配置為漏極開路或推挽方式 ，缺省狀態(tài)為漏極開路。在推挽方式，向端口數(shù)據(jù)寄存器中的相應(yīng)位寫邏輯‘ 0’將使端口引腳被驅(qū)動到 GND，寫邏輯‘ 1’將使端口引腳被驅(qū)動到 VDD。在漏極開路方式，向端口數(shù)據(jù)寄存器中的相應(yīng)位寫邏輯‘ 0’將使端口引腳被驅(qū)動到 GND，寫邏輯‘ 1’將使端口引腳處于高阻狀態(tài)。當(dāng)系統(tǒng)中不同器件的端口引腳有共享連接，即多個輸出連接到同一個物理線時（例如 SMBus 連接中的 SDA 信號），使用漏極開路方式可以防止不同器件之間的爭用。 端口 03 引腳的輸出方式由 PnMDOUT 寄存器中的對應(yīng)位決定。例如 為邏輯 ‘ 1’時將 配置為推挽方式； ‘ 0’時將 配置為漏極開路方式。所有端口引腳的缺省方式均為漏極開路。 不管交叉開關(guān)是否將端口引腳分配給某個數(shù)字外設(shè)，端口引腳的輸出方式都受 PnMDOUT寄存器控制。例外情況是：連接到 SDA、 SCL、 RX0（如果 UART0 工作于方式 0）、 RX1（如果 UART1 工作于方式 0）的端口引腳總是被配置為漏極開路輸出，而與 PnMDOUT 寄存器中的對應(yīng)位的設(shè)置值無關(guān)。 通過設(shè)置輸出方式為“漏極開路”并向端口數(shù)據(jù)寄存器中的相應(yīng)位寫‘ 1’將端口引腳配置 為數(shù)字輸入。例如，設(shè)置 為邏輯‘ 0’并設(shè)置 為邏輯‘ 1’即可將 配置為數(shù)字輸入。 如果一個端口引腳被交叉開關(guān)分配給某個數(shù)字外設(shè)，并且該引腳的功能為輸入（例如 UART0 的接收引腳 RX0），則該引腳的輸出驅(qū)動器被自動禁止。 除了外部中斷 /INT0和 /INT1（其引腳由交叉開關(guān)分配）之外， 可被配置為邊沿觸發(fā)的中斷源，用 IE6CF（ ）和 IE7CF（ ）位可以將這兩個中斷源配置為下降沿或上升沿觸發(fā)。當(dāng)檢測到 沿發(fā) 生時， P3IF寄存器（見圖 ）中對應(yīng)的外部中斷標(biāo)志（ IE6或 IE7）將被置‘ 1’。如果對應(yīng)的中斷被允許，將會產(chǎn)生一個中斷， CPU將轉(zhuǎn)向?qū)?yīng)的中斷向量地址。 每個端口引腳都有一個內(nèi)部弱上拉部件，在引腳與 VDD 之間提供阻性連接（約 100 kΩ ），在缺省情況下該上拉器件被使能。弱上拉部件可以被總體禁止，通過向弱上拉禁止位（ WEAKPUD， ）寫‘ 1’實現(xiàn)。當(dāng)任何引腳被驅(qū)動為邏輯‘ 0’時，弱上拉自動取消；即輸出引腳不能與其自身的上拉部件沖突。對于端口 1 的引腳，將引腳配置為模擬輸入時上拉部件也被禁止，見下面的說明。 端口 1 的引腳可以用作 ADC1 模擬多路開關(guān)的模擬輸入。通過向 P1MDIN 寄存器中的對應(yīng)位寫‘ 0’即可將端口引腳配置為模擬輸入。缺省情況下端口引腳為數(shù)字輸入方式。將一個端口引腳配置為模擬輸入的過程如下： 1． 禁止引腳的數(shù)字輸入路徑。這可以防止在引腳上的電壓接近 VDD / 2 時消耗額外的電源電流。讀端口數(shù)據(jù)為將返回邏輯‘ 0’，與加在引腳上的電壓無關(guān)。 2． 禁止引腳的弱上拉部件。 3． 使交叉開關(guān)在為數(shù)字外設(shè)分配引腳時跳過該引腳。 如果外部存儲器接口（ EMIF）被設(shè)置在低端口（端口 03）， EMIFLE（ ）位應(yīng)被設(shè)置為邏輯‘ 1’，以使交叉開關(guān)不將 (/WR)、 (/RD)和 (/ALE)（如果外部存儲器接口使用復(fù)用方式）分配給外設(shè)。 如果外部存儲器接口被設(shè)置在低端口并且發(fā)生一次片外 MOVX 操作，則在該MOVX 指令執(zhí)行期間外部存儲器接口將控制有關(guān)端口引腳的輸出狀態(tài)，而不管交叉開關(guān)寄存器和端口數(shù)據(jù)寄存器的設(shè)置如何。端口引腳的輸出配置不受 EMIF 操作的影響，但讀操作將禁止數(shù)據(jù)總線上的輸出驅(qū)動器。 在 本例中，我們將配置交叉開關(guān)，為 UART0、 SMBus、 UART /INT0 和 /INT1分配端口引腳（共 8 個引腳）。另外，我們將外部存儲器接口配置為復(fù)用方式并使用低端口。我們還將 、 和 配置為模擬輸入，以便用 ADC1 測量加在這些引腳上的電壓。配置步驟如下： 1． 按 UART0EN = UART1E = SMB0EN = INT0E = INT1E = 1 和EMIFLE =1設(shè)置 XBR0、 XBR1 和 XBR2，則有： XBR0 = 0x05， XBR1 = 0x14，XBR2 = 0x06。 2． 將外部存儲器接口配置為復(fù)用方式并使用低端口，有： PRTSEL = 0， EMD2 = 0。 3． 將作為模擬輸入的端口 1 引腳配置為模擬輸入方式：設(shè)置 P1MDIN 為 0xE3（ 、 和 為模擬輸入，所以它們的對應(yīng) P1MDIN 被設(shè)置為邏輯‘ 0’）。 4． 設(shè)置 XBARE = 1 以使能交叉開關(guān)： XBR2= 0x46。 UART0 有最高優(yōu)先權(quán)，所以 被分配給 TX0， 被分配給 RX0。 SMBus 的優(yōu)先權(quán)次之，所以 被分配 給 SDA， 被分配給 SCL。 接下來是 UART1，所以 被分配給 TX1。由于外部存儲器接口選在低端口（ EMIFLE = 1），所以交叉開關(guān)跳過 (/RD)和 (/WR)。又因為外部存儲器接口被配置為復(fù)用方式，所以交叉開關(guān)也跳過 (ALE)。下一個未被跳過的引腳 被分配給 RX1。 接下來是 /INT0，被分配到引腳 。 將 P1MDIN 設(shè)置為 0xE3，使 、 和 被配置為模擬輸入，導(dǎo)致交叉開關(guān)跳過這些引腳。 在執(zhí)行對片外操作的 MOVX 指令期間，外部存儲器接口將驅(qū)動端口 2 和端口 3（由圖 中的紅點表示）。 5． 我們將 UART0 的 TX 引腳、 UART1 的 TX 引腳（ TX1， ）、 ALE、 /RD、/WR（ P0.[7:3]）的輸出設(shè)置為推挽方式，通過設(shè)置 P0MDOUT = 0xF1 來實現(xiàn)。 6． 我們通過設(shè)置 P2MDOUT = 0xFF 和 P3MDOUT = 0xFF 將 EMIF 端口（ PP3）的輸出方式配置為推挽方式。 7． 我們通過設(shè)置 P1MDOUT = 0x00（配置輸出為漏極開路）和 P1 = 0xFF（邏輯‘ 1’選擇高阻態(tài)）禁止 3 個模擬輸入引腳的輸出驅(qū)動器。