[計(jì)算機(jī)硬件及網(wǎng)絡(luò)]第二章微機(jī)原理與接口技術(shù)-資料下載頁(yè)
2024-10-16 23:08本頁(yè)面
【正文】 216=64KB，所以段內(nèi)偏移地址可以用 1個(gè) 16位數(shù)來(lái)表示（ xxxxH）； 所以有： 段的起始地址 ： 段內(nèi)的偏移地址 （ 16位段地址） ：（ 16位偏移量） 邏輯地址的表示 ——段地址：偏移地址 地址偏移量（ xxxxH） 段首（ xxxx0H） 低址 段尾 某邏輯段 64KB 某尋址單元 邏輯地址（ LA）和物理地址（ PA） 物理地址： 就是存儲(chǔ)器的實(shí)際地址，它是指 CPU和存儲(chǔ)器 進(jìn)行數(shù)據(jù)交換時(shí)所使用的地址（ 20位 ）。 邏輯地址： 是在程序中使用的地址，它由段地址和偏移地 址兩部分組成（ 16位 ）。 邏輯地址的表示形式為“段地址 ∶ 偏移地址” 物理地址 =段地址 10H＋偏移地址 ? 1MB 最多可分為 16個(gè)不重迭的段。實(shí)際上，兩個(gè)不同的邏輯段可以交疊，或者完全重疊。 ? 一個(gè)存儲(chǔ)單元可以擁有多個(gè) 邏輯地址 ，但只可能擁有一個(gè)唯一的 物理地址 。 ? 例如： 物理地址： 00200H 邏輯地址： 0000H : 0200H 邏輯地址： 0020H : 0000H 物理地址和邏輯地址 ? 每個(gè)存儲(chǔ)單元都有一個(gè)唯一 物理地址 （ 00000H～ 0FFFFFH） ，20位，該地址在指令執(zhí)行時(shí)由地址加法器形成，并進(jìn)行硬件尋址。 ? 地址加法器的具體做法：段地址左移 4位，然后加上偏移地址就得到 20位物理地址。 ? 用戶編程時(shí)采用 邏輯地址 ，其形式為： 段的首地址 : 段內(nèi)偏移地址 它們由兩個(gè) 16位的無(wú)符號(hào)數(shù)構(gòu)成 。 如：邏輯地址“ 1460H:100H” = 物理地址 14700H 邏輯地址來(lái)源 操作類型 段地址 偏移地址 正常來(lái)源 其他來(lái)源 取指令 CS 無(wú) IP 堆棧操作 SS 無(wú) SP 存 /取數(shù)據(jù) DS CS、 ES、 SS 有效地址 取原串 DS CS、 ES、 SS SI 存 /取目標(biāo)串 ES 無(wú) DI 通過(guò) BP間接尋址 SS CS、 ES、 SS 有效地址 例：給定一個(gè)存放數(shù)據(jù)的內(nèi)存單元的偏移地址是 20C0H，（ DS） =0C00EH，求出該內(nèi)存單元的物理地址。 8086微處理器的時(shí)序 ? 時(shí)序（ Timing）是指信號(hào)高低電平（有效或無(wú)效）變化及相互間的時(shí)間順序關(guān)系。 ? 總線時(shí)序描述 CPU引腳如何實(shí)現(xiàn)總線操作 ? CPU時(shí)序決定系統(tǒng)各部件間的同步和定時(shí) 什么是 總線操作 ？ 系統(tǒng)的復(fù)位和啟動(dòng)操作 ? 8086的復(fù)位和啟動(dòng)操作是通過(guò) RESET引腳上的觸發(fā)信號(hào)來(lái)實(shí)現(xiàn)的。 ? 8086要求復(fù)位信號(hào) RESET起碼維持４個(gè)時(shí)鐘周期的高電平，如果是初次加電引起的復(fù)位，則要求維持不小于 50微秒的高電平。 ? 當(dāng) RESET信號(hào)一進(jìn)入高電平， 8086 CPU就會(huì)結(jié)束現(xiàn)行操作，并且，只要 RESET信號(hào)停留在高電平狀態(tài)， CPU就維持在復(fù)位狀態(tài)。在復(fù)位狀態(tài)， CPU各內(nèi)部寄存器都被設(shè)為初值。 ? 從右表中看到，在復(fù)位的時(shí)候，代碼段寄存器CS和指令指針寄存器 IP分別初始化為 0FFFFH和 0000H。所以在復(fù)位之后再重新啟動(dòng)時(shí)，便從內(nèi)存的 0FFFF0H處開始執(zhí)行指令。因此，一般在 0FFFF0H處存放一條無(wú)條件轉(zhuǎn)移指令，轉(zhuǎn)移到系統(tǒng)程序的入口處。這樣，系統(tǒng)一旦啟動(dòng)，便自動(dòng)進(jìn)入系統(tǒng)程序。 復(fù)位時(shí)寄存器初值 標(biāo)志寄存器 清零 指令指針（ IP ） 0000H CS寄存器 0FFFFH DS寄存器 0000H SS寄存器 0000H ES寄存器 0000H 指令隊(duì)列 空 其他寄存器 0000H 8086微處理器的時(shí)序 （續(xù) 1） ? 總線操作是指 CPU通過(guò)總線對(duì)外的各種操作 ? 8086的總線操作主要有： ? 存儲(chǔ)器讀、 I/O讀操作 ? 存儲(chǔ)器寫、 I/O寫操作 ? 中斷響應(yīng)操作 ? 總線請(qǐng)求及響應(yīng)操作 ? CPU正在進(jìn)行內(nèi)部操作、并不進(jìn)行實(shí)際對(duì)外操作的空閑狀態(tài) Ti 什么是 總線周期 ？ 8086微處理器的時(shí)序 （續(xù) 2） ? 總線周期是指 CPU通過(guò)總線操作與外部（存儲(chǔ)器或 I/O端口）進(jìn)行一次數(shù)據(jù)交換的過(guò)程 ? 指令周期是指一條指令經(jīng)取指、譯碼、讀寫操作數(shù)到執(zhí)行完成的過(guò)程 ? 8086的基本總線周期需要 4個(gè)時(shí)鐘周期 ,4個(gè)時(shí)鐘周期編號(hào)為 T T T3和 T4 ? 總線周期中的時(shí)鐘周期也被稱作 “ T狀態(tài) ” ? 時(shí)鐘周期的時(shí)間長(zhǎng)度就是時(shí)鐘頻率的倒數(shù) ? 當(dāng)需要延長(zhǎng)總線周期時(shí)需要插入等待狀態(tài) TW 何時(shí)有 總線周期 ？ 插入等待狀態(tài) Tw ? 同步時(shí)序通過(guò)插入等待狀態(tài)，來(lái)使速度差別較大的兩部分保持同步 ? 在 讀寫總線周期中，判斷是否插入 TW ? 在 T3的前沿檢測(cè) READY引腳是否有效 ? 如果 READY無(wú)效，在 T3和 T4之間插入一個(gè)等效于 T3的 TW ，轉(zhuǎn) 1 ? 如果 READY有效，執(zhí)行完該 T狀態(tài)，進(jìn)入 T4狀態(tài) 演示 8086微處理器的時(shí)序 （續(xù) 3） ? 任何指令的取指階段都需要存儲(chǔ)器讀總線周期，讀取的內(nèi)容是指令代碼 ? 任何一條以存儲(chǔ)單元為源操作數(shù)的指令都將引起 存儲(chǔ)器讀總線周期 ，任何一條以存儲(chǔ)單元為目的操作數(shù)的指令都將引起 存儲(chǔ)器寫總線周期 ? 只有執(zhí)行 IN指令才出現(xiàn) I/O讀總線周期 ，執(zhí)行 OUT指令才出現(xiàn) I/O寫總線周期 ? CPU響應(yīng)可屏蔽中斷時(shí)生成 中斷響應(yīng)總線周期 如何實(shí)現(xiàn) 同步 ？ 8086微處理器的時(shí)序 （續(xù) 4） ? 總線操作中如何實(shí)現(xiàn)時(shí)序同步是關(guān)鍵 ? CPU總線周期采用 同步時(shí)序 ： ? 各部件都以 系統(tǒng)時(shí)鐘信號(hào) 為基準(zhǔn) ? 當(dāng)相互不能配合時(shí)，快速部件（ CPU）插入等待狀態(tài)等待慢速部件（ I/O和存儲(chǔ)器） ? CPU與外設(shè)接口常采用 異步時(shí)序 ，它們通過(guò) 應(yīng)答聯(lián)絡(luò)信號(hào) 實(shí)現(xiàn)同步操作 最小模式的總線時(shí)序 存儲(chǔ)器讀總線周期 存儲(chǔ)器寫總線周期 I/O讀總線周期 I/O寫總線周期 最小模式下的總線讀操作時(shí)序圖 8086 最小模式下寫周期時(shí)序
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1