[信息與通信]plc-資料下載頁
2024-10-16 17:30本頁面
【正文】 的雙列直插式封裝形式。 X1 X2 EA P S E N AL E R S T V C C GND 8051 P0 P1 P2 P3 P 0 0 ~P 0 7 P 1 0 ~P 1 7 P 2 0 ~P 2 7 P 3 0 ~P 3 7 控制引腳 I/O口引腳 邏輯圖 時鐘引腳 電源 引腳 第二功能 電源引腳 Vcc和 Vss ★ Vcc（ 40腳）：電源端，接＋ 5V電源 ★ Vss （ 20腳）：接地端 外接晶體引腳 XTAL1， XTAL2 ★ XTAL1（ 19腳）：片內反向放大器輸入端 ★ XTAL2（ 18腳） ：片內反向放大器輸出端 采用內部時鐘時， 2個引腳各接外部晶體和微調電容的一端； 采用外部時鐘時， XTAL2腳輸入外部時鐘脈沖， XTAL1腳接地。 各個引腳的功能說明如下： 控制信號引腳 ★ RST/VPD（ 9腳）： RST復位信號； VPD備用電源輸入端。 ★ ALE/PROG（ address latch enable/programming， 30腳） ALE 是地址鎖存允許信號； PROG 是編程脈沖輸入端。 ALE信號說明 ： CPU訪問外部存儲器時， ALE端作為鎖存低 8位地址的控制信號，下降沿有效。 CPU不訪問外部存儲器時， ALE端以 1/6的振蕩頻率固定輸出正脈沖。 ★ EA/VPP（ enable address/voltage pulse of programming， 31腳）： EA外部程序存儲器選擇端； VPP編程電源輸入端。 EA信號說明 ： 1. 當 EA為低電平時， CPU只訪問外部 ROM； 2. 當 EA為高電平時， CPU首先訪問內部 ROM并自動延至外部 ROM。 ★ PSEN（ program store enable， 29腳 ) ： 外部程序存儲器選通信號 說明： 在訪問片外程序存儲器時，此引腳定時輸出負脈沖作為讀片外存儲器的選通信號，低電平有效。 ★ ～ ： P0口， 8位雙向 I/O端口。當 CPU訪問片外存儲器時， P0口分時提供復用的低 8位地址線和 8位雙向數(shù)據(jù)線。 ★ ～ ： P1口，內部帶上拉電阻的 8位準雙向 I/O端口。 ★ ～ ： P2口，內部帶上拉電阻的 8位準雙向 I/O端口。 當 CPU訪問片外存儲器時，輸出高 8位地址。 ★ ～ ： P3口，內部帶上拉電阻的 8位準雙向 I/O端口。P3口作一般 I/O端口使用外，每個引腳都有專門的第二功能。 I/O端口引腳 引腳 轉義引腳 功能說明 RXD 串行數(shù)據(jù)接收端 TXD 串行數(shù)據(jù)發(fā)送端 INT0 外部中斷 0請求 INT1 外部中斷 1請求 T0 計數(shù)器 0外部輸入 T1 計數(shù)器 1外部輸入 WR 外部數(shù)據(jù)存儲器寫 RD 外部數(shù)據(jù)存儲器讀 P3口的第二功能
教學課件相關推薦
鄂ICP備17016276號-1