freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

8位模型機設(shè)計-指令系統(tǒng)及通用寄存器設(shè)計-資料下載頁

2024-10-08 14:48本頁面

【導(dǎo)讀】總線結(jié)構(gòu):單總線,數(shù)據(jù)總線位數(shù)8位、地址總線8位;控制器:用硬聯(lián)線控制器實現(xiàn)26位微操作控制信號。運算器:單累加器,實現(xiàn)加、減等8種操作。輸出:7段數(shù)碼管和LED顯示。累加器A“與”間址存儲器的值。個模塊的工作原理及相互聯(lián)系的認識;調(diào)試工具的使用,體會FPGA/CPLD技術(shù)相對于傳統(tǒng)開發(fā)技術(shù)的優(yōu)點;定是將DBUS數(shù)據(jù)寫到EM中,還是從EM中讀出數(shù)據(jù)到DBUS。:PC打入允許,與指令寄存器的IR3,IR2位結(jié)合,控制程序跳轉(zhuǎn)。:進位置0,CY=0。:讀寄存器組R0-R3,寄存器的選擇有指令的最低兩位決定。24-26:S2-S0:三位組合決定ALU做何種運算。

  

【正文】 library IEEE。 use 。 use 。 use 。 Unment the following library declaration if instantiating any Xilinx primitives in this code. library UNISIM。 use 。 entity LFL_BCD is PORT( a:IN STD_LOGIC_VECTOR(9 DOWNTO 0)。 encode:OUT STD_LOGIC_VECTOR(3 DOWNTO 0)。 En:IN STD_LOGIC )。 end LFL_BCD。 architecture Behavioral of LFL_BCD is begin process(a) begin if En = 39。139。 then if a(0) = 39。139。 then encode = 0000。 elsif a(1) = 39。139。 then encode = 0001。 elsif a(2) = 39。139。 then encode = 0010。 elsif a(3) = 39。139。 then encode = 0011。 elsif a(4) = 39。139。 then encode = 0100。 elsif a(5) = 39。139。 then encode = 0101。 elsif a(6) = 39。139。 then encode = 0110。 elsif a(7) = 39。139。 then encode = 0111。 elsif a(8) = 39。139。 then encode = 1000。 elsif a(9) = 39。139。 then encode = 1001。 end if。 end if。 end process。 end Behavioral。 【系統(tǒng) 測試 】 (一 ) 、模型 機測試 功能仿真 圖 12 自定義仿真波形 圖 13 仿真測試結(jié)果波形圖 仿真結(jié)果分析與結(jié)論: 由波形圖可知,寄存器在時鐘信號上升沿時可以存儲 DBUS 上的數(shù)據(jù), RWR 也可有效控制寄存器的讀寫, RST 可使寄存器清零制空。仿真結(jié)果正確。 RTL 級邏輯電路 圖 14 寄存器內(nèi)部結(jié)構(gòu) 1 圖 15 寄存器內(nèi)部結(jié)構(gòu) 2 (二 ) 、硬件測試 功能仿真 圖 16 自定義仿真波形圖 圖 17 仿真結(jié)果波形圖 仿真結(jié)果分析與結(jié)論: BCD 譯碼器可對 5 這五個測試數(shù)進行正確的 BCD 編碼。仿真結(jié)果正確。 RTL 級邏輯電路 圖 18 BCD 編碼器內(nèi)部結(jié)構(gòu) 1 圖 19 BCD 編碼器內(nèi)部結(jié)構(gòu) 2 圖 20 BCD 編碼器內(nèi)部結(jié)構(gòu) 3 4. 結(jié)束語 (設(shè)計的收獲、體會等) 通過本次組成原理課程設(shè)計,我收獲了很多。首先是知識層面上的 5. 參考 資料 [1] 袁靜波等 .計算機組成與結(jié)構(gòu) .北京:機械工業(yè)出版社, 2020. [2] 程曉榮,翟學(xué)明,王曉霞 . 計算機組成與結(jié)構(gòu) [M].北京:中國電力出版社, 2020. [3] 陳耀和 .VHDL 語言設(shè)計技術(shù) [M]. 北京:電子工業(yè)出版社, 2020. [4] 李云松,宋銳. Xilinx FPGA 數(shù)據(jù)基礎(chǔ)( VHDL)版 [M] .陜西:西安電子科技大學(xué)出版社, 2020. [5] 楊躍 .FPGA 應(yīng)用開發(fā)實戰(zhàn)技巧精粹 . 北京:人民郵電出版社 2020 年 4 月 四、設(shè)計時間與安排 設(shè)計時間: 2 周 設(shè)計時間安排: 熟悉實驗設(shè)備、收集資料: 2 天 設(shè)計 圖紙、實驗、計算、程序編寫調(diào)試 : 5 天 編寫課程設(shè)計 報告 : 2 天 答辯: 1 天 課程設(shè)計 報告 格式 及 要求 1. 版面 格式 : 版面: A4 紙,單面打印 , 左側(cè)裝訂 。 頁邊距:上 厘米、下 厘米、左 厘米、右 厘米。 2. 報告封面及設(shè)計任務(wù) 格式 課程設(shè)計報告封面格式 (見給出 的 示例) : 學(xué)校及系 名稱 ——行楷、一號字加粗、居中; 課程設(shè)計名稱 ——宋體、一號字、居中; 專業(yè)名稱、班級學(xué)號、學(xué)生姓名、指導(dǎo)教師、設(shè)計時間 ——黑體、小三號字。 設(shè)計任務(wù)書格式(見給出的示例) 設(shè)計任務(wù)書由指導(dǎo)教師給出,學(xué)生姓名必須由學(xué)生簽 名 。 3. 設(shè)計報告內(nèi)容 格式 各級 標題 標題采用阿拉伯?dāng)?shù)字編號,一級標題:宋體、四號字加粗、左對齊;二級標題:宋體、小四號字、加粗,左對齊。 正文 正文:宋體、 5 號字 、兩端對齊、首行縮進 2 字符、 倍行間距。 插圖與表格 圖 1 串口及 MODEM 接口圖 插圖:居中;圖中字體: 宋體、五號字 。圖標題放在插圖下面,圖標題格式:RXD11TXD11RXD20TXD20C1+1C13C2+4C25V6R2IN8T2IN10R1OUT12T1IN11R2OUT9R1IN13VCC16T1OUT14GND15T2OUT7V+2U7MAX202VCCC17C16C15C14104C13宋體、五號字、居中,圖標題采用 “圖 圖 2”等樣式編號 。插圖樣式如圖 1。 設(shè)計報告中的圖必須采用繪圖軟件進行繪制,禁止直接從參考資料中粘貼圖片。 表格:居中,表中字體:宋體、五號字。表格標題放在表格上面,表格標題格式: 宋體、五號字 、居中,表格標題采用 “表 表 2”等樣式編號 。表格樣式如表 1。 表 1 成績統(tǒng)計表 姓名 通信原理 數(shù)字信號處理 單片機 電磁場 設(shè)計報告 內(nèi)容格式可參考本格式要求所采用的樣式。 4. 參考文獻格式 參考文獻格式 :采用加方括號的阿拉伯?dāng)?shù)字編號,如[ 1],[ 2], … ,格式:宋體、五號字、在對齊。具體要求及示例如下: 期刊 [序號 ] 作者.文獻題名 [J] .刊名,出版年份,卷號 (期號 ).例如 : [1] 王芳,路勇.社會主義市場經(jīng)濟的特征分析 [J] .經(jīng)濟學(xué)報 , 2020, 30(10A). 專著 [序號 ] 作者.文獻題名 [M] .出版地:出版者,出版年.例如: [2] 高曉華,于文君.電子學(xué)發(fā)展史研究 [M] .北京:歷史文獻出版社, 1980. 5. 其它 文中的所有西文采用新羅馬字體( Times New Roman)。 設(shè)計報告格式必須規(guī)范,并作為課程設(shè)計成績的一部分進行考核。
點擊復(fù)制文檔內(nèi)容
環(huán)評公示相關(guān)推薦
文庫吧 www.dybbs8.com
備案圖鄂ICP備17016276號-1