20xx電子設(shè)計(jì)大賽報(bào)告簡(jiǎn)易頻率特性測(cè)試儀-資料下載頁(yè)
2024-10-08 10:09本頁(yè)面
【導(dǎo)讀】實(shí)際操作通過(guò)ARM控制。擬示波器單獨(dú)或同時(shí)顯示幅頻特性曲線和相頻特性曲線。的DDS芯片9854實(shí)現(xiàn)信號(hào)發(fā)生電路，頻率值與步長(zhǎng)均能靈活準(zhǔn)確地預(yù)置。被測(cè)網(wǎng)絡(luò)采用RLC，中心頻率及帶寬均達(dá)到要求。DDS產(chǎn)生兩路正交掃頻信號(hào),與被測(cè)網(wǎng)絡(luò)經(jīng)過(guò)乘法器后幅度改變,相位改變。低通濾波器和ADC轉(zhuǎn)換器，最后又ARM處理顯示。性顯示模塊組成，下面分別論證這幾個(gè)模塊的選擇。頻特性和相頻特性，其示意圖如圖1所示。制作一個(gè)正交掃頻信號(hào)源。②正交信號(hào)相位差誤差的絕對(duì)值≤5º，幅度平衡誤差的絕對(duì)值≤5%。③信號(hào)電壓的峰峰值≥1V，幅度平坦度≤5%。頻輸出，一次掃頻時(shí)間≤2s。
【正文】 D9851 芯片是 AD 公司采用先進(jìn) CMOS 技術(shù)生產(chǎn)的最高時(shí)鐘為 180MHz、高集成度直接數(shù)字式頻率合成器件。它由一個(gè)高速 DDS,一個(gè)高速、高性能 DAC 以及比較器等構(gòu)成一個(gè)完全數(shù)字控制可編程頻率合成器 ,其時(shí)鐘輸入端內(nèi)置一個(gè) 6 倍頻乘法器 ,并且具有時(shí)鐘產(chǎn)生功能。 AD9851 的原理框圖如圖 2 所示 ,可將其用作一個(gè)高精度可編程的數(shù)字頻率合成器和時(shí)鐘生成 器。當(dāng)參考時(shí)鐘源的頻率精度很高時(shí) ,其輸出數(shù)字化的模擬正弦波的頻率和相位都很穩(wěn)定。 生成的正弦波經(jīng)濾波后可直接用作頻率源 ,也可通過(guò)內(nèi)部的比較器轉(zhuǎn)換成方波作時(shí)鐘源。 AD9851 共包含 40 位控制碼 (D39~D0),其作用是 :(1)D39~D35 相位調(diào)制碼 ,用來(lái)控制 AD9851 的相位調(diào)制量。 (2)D34 控制電源模式。 (3)D33 是邏輯電平 ,一般15 選擇邏輯 0。 (4)D32 是 6倍頻選擇 ,為 1啟用。 (5)D31~D0,用來(lái)控制 AD9851 輸出的頻率。這 32 位頻率控制碼是由輸入的頻率值轉(zhuǎn)換過(guò)來(lái)的。當(dāng)系統(tǒng)輸入時(shí)鐘頻率為 180MHz 時(shí) ,其輸出頻率分辨率接近 。 2）方案二：選用 AD9854 AD9854數(shù)字頻率合成器是一款高度集成的器件，采用先進(jìn)的 DDS 技術(shù)，內(nèi)置兩個(gè)高速、高性能正交 DAC，共同構(gòu)成一個(gè)數(shù)字可編程 I 與 Q頻率合成器。以精密時(shí)鐘源作為基準(zhǔn)時(shí)， AD9854能產(chǎn)生高度穩(wěn)定的頻率 相位、振幅可編程正弦和余弦輸出，可用作通信、雷達(dá)和其它許多應(yīng)用中的捷變 LO。創(chuàng)新型高速 DDS 內(nèi)核可提供 48位頻率分辨率（使用 300 MHz SYSCLK 時(shí)，調(diào)諧分辨率為 1 μHz ）。保持 17位則可確保該器件具有出色的無(wú)雜散動(dòng)態(tài)范圍 (SFDR)。 AD9854的電路架構(gòu)允許產(chǎn)生頻率最高達(dá) 150 MHz 的同步正交輸出信號(hào)，該輸出信號(hào)能以最高每秒 1億新頻率的速率進(jìn)行數(shù)字式調(diào)諧。內(nèi)部比較器可以將（經(jīng)過(guò)外部濾波的）正弦波輸出轉(zhuǎn)換為方波，用于捷變時(shí)鐘發(fā)生器應(yīng)用。該器件提供兩個(gè) 14位相位寄存器和一個(gè)單引腳用于 BPSK 操作。針對(duì)更高階 PSK 操作，利用 I/O 接口可以實(shí)現(xiàn)相位變化。 12位 I 與 Q DAC 與創(chuàng)新的 DDS 架構(gòu)配合，可提供出色的寬帶和窄帶輸出無(wú)雜散動(dòng)態(tài)范圍 (SFDR)。如果不需要正交功能，也可以將 Q DAC 配置為用戶(hù)可編程控制 DAC。配置比較器時(shí)， 12位控制 DAC 還有助于在高速時(shí)鐘發(fā)生器應(yīng)用中控制靜態(tài)占空比。兩個(gè) 12位數(shù)字乘法器可以對(duì)正交輸出進(jìn)行可編程振幅調(diào)制、開(kāi)關(guān)輸出形鍵控和精密振幅控制。該器件還具有線性調(diào)頻 (Chirp)功能，便于寬帶寬掃頻應(yīng)用。 AD9854具有可編程 4 至 20 REFCLK 乘法器電路，可以利用頻率較低的外部基準(zhǔn)時(shí)鐘在內(nèi)部產(chǎn)生 300 MHz 系統(tǒng)時(shí)鐘，這樣用戶(hù)實(shí)現(xiàn) 300 MHz 系統(tǒng)時(shí)鐘源時(shí)，既節(jié)省了費(fèi)用，又解決了難題。 單端或差分輸入也能直接處理 300 MHz 時(shí)鐘速率。該器件支持單引腳、傳統(tǒng) FSK 和頻譜質(zhì)量增強(qiáng)的頻率漸變 FSK。 AD9854利用先進(jìn)的 μm CMOS 技術(shù)實(shí)現(xiàn)這一高級(jí)功能，同時(shí)采用 V 單電源供電。 AD9854與單音頻率合成器 AD9852引腳兼容，額定溫度范圍為 ?40176。C 至 +85176。C 工業(yè)溫度范圍。 16 綜上所述， 9851需要用兩片輸出正交信號(hào)，而 9854只需一片。因此，我們選用 AD9854。 乘法器 （ 1）電路原理圖 (2)AD835 的原理特性 乘法器 AD835 可以實(shí)現(xiàn) 250MHz 帶寬內(nèi)的混頻，這對(duì)于我們的設(shè)計(jì)完全滿(mǎn)足要求。而且其輸出幅度在不同頻率值時(shí)相對(duì)穩(wěn)定，外圍電路也相對(duì)簡(jiǎn)單，不需要進(jìn)行復(fù)雜的調(diào)零調(diào)試，只需要對(duì) Z 的直流輸入進(jìn)行相對(duì)調(diào)整即可。 其中 W=X Y+Z。但是 AD835 對(duì)小信號(hào)的乘法較高，不易產(chǎn)生輸出新的頻率分量；鑒于此，對(duì) X 和 Y的輸入幅度也做了相應(yīng)的調(diào)整，例如本機(jī)振蕩信號(hào)的輸入 fL經(jīng)過(guò)了減法器進(jìn)行調(diào)整使之變成雙極性信號(hào)，同時(shí)由于減法器具有的一定衰減作用，把的本機(jī)振蕩信號(hào) fL 幅度減到 mV 級(jí)，使 AD835 獲得了最佳想成效果。 ADC （ 1） 電路原理圖 17 (2)ADC 的原理特性 采用 9288 芯片，原理特性見(jiàn) 節(jié) 《 AD9288 簡(jiǎn)介 》 程序設(shè)計(jì) 程序功能描述與設(shè)計(jì)思路 （ 1） FPGA 控制輸出 用 FPGA 控制 DDS 產(chǎn)生兩路正交掃頻信號(hào) ,與被測(cè)網(wǎng)絡(luò)經(jīng)過(guò)乘法器后幅度改變 ,相位改變。經(jīng)過(guò)低通濾波器和 ADC 轉(zhuǎn)換器，最后又 ARM 處理顯示。 （ 2） ARM 控制顯示 當(dāng)用戶(hù)發(fā)出命令時(shí)，系統(tǒng)經(jīng)過(guò)連續(xù)傳輸數(shù)據(jù)，點(diǎn)頻采集，頻率設(shè)置再對(duì)接收到的數(shù)據(jù)進(jìn)行處理，之后進(jìn)行曲線的顯示。 程序流程圖 18 4 測(cè)試方案與測(cè)試結(jié)果 19 20
法律信息相關(guān)推薦
鄂ICP備17016276號(hào)-1