【導(dǎo)讀】本畢業(yè)設(shè)計（論文）是我個人在導(dǎo)師指導(dǎo)下完成的。文中引用他人研究。在謝辭中體現(xiàn)；其它內(nèi)容及成果為本人獨立完成。其他復(fù)制手段保存論文。保密的論文在解密后應(yīng)遵守此規(guī)定。電網(wǎng)的供電質(zhì)量。本文通過設(shè)計的無功補(bǔ)償器是采用DSP的智能無功補(bǔ)償裝置，采用電力。在投切原則上，傳統(tǒng)的投切時僅用功率因數(shù)作為電容的投切依據(jù)，功率為投切依據(jù)，采用無功功率控制，避免了輕載振蕩。為了實現(xiàn)裝置應(yīng)具有的功能，本。文設(shè)計了較為完整的控制電路和其外圍設(shè)備的硬件電路。其中包含觸發(fā)電路、采樣電路、顯示電路及抗干擾等。同時也考慮了電網(wǎng)諧波對補(bǔ)償裝置的影響，以及在電網(wǎng)諧波含量超。標(biāo)時采取的相應(yīng)保護(hù)措施。

　　

【正文】 . 1 u F24V C C + 1 2 VV C C 1 2 VC 4 2R 4 33 5 KL M 3 2 41V A 3 . 3D 1D 2U A I NC 4 30 . 1 u FU 1 2 A0 . 1 u F圖 35 ALF 低通濾波電路 令 R40=R41=R,C40=C41 ， R42=R,R43=R2, 則： 22231)( SCRR CSASA upu ??? ，其中121 RRAup ?? ,將數(shù)據(jù)帶入上式，可以算出截止頻率為 HzRSf p 15912 3 ?? ? 。 由于需計算到工頻信號的 30 次諧波，即需對 50? 30=1500Hz 的信號進(jìn)行準(zhǔn)確測量，根 據(jù) 奈 奎 斯 特 采 樣 定 律 ， 系 統(tǒng) 的 采 樣 頻 率 為 周 波 采 樣 64 點 ， 采 樣 頻 率Hzf s 3 2 0 06450 ??? ，因此輸入 DSP 的信號最高頻率應(yīng)為 Hzff sh 16002 ?? ，即低通濾波器應(yīng)將大于 1600Hz 的信號濾除。根據(jù)計算結(jié)果看出此低通濾波器能滿足要求。系統(tǒng)放大增益 12 ????? RRA up。濾波電路輸入信號為 士 的正弦信號，輸出為 士 的正弦信號 LF2407 的 A/D 輸入應(yīng)在 0～ 之間，濾波放大電路的輸出能夠滿足 DSP 的要求。 福州大學(xué) 至誠 學(xué)院 本科生畢業(yè)設(shè)計 (論文 ) 20 基準(zhǔn)電壓產(chǎn)生回路 選用 LM117 產(chǎn)生穩(wěn)壓電路。輸出63116263 )1( RIRRV ADr ef ???。將數(shù)據(jù)代入得VVref ? 。 5 VC 3 10 . 1 u F2U 3 0L M 1 1 7V i n + V o u tAD11C 3 21 0 u F R 6 31 0 0D 1 4V r e f 1 . 6 5 VC 3 31 u F3R 6 23 3 7圖 36 基準(zhǔn)電壓產(chǎn)生回路 同步方波產(chǎn)生回路 5 1 KV r e f aR 3 41 21 3U 1 2 DL M 3 2 4R 3 34 0 0 KV C C 1 2 VC 6 80 . 1 u FV C C + 1 2 VC 6 80 . 1 u FV A 3 . 3D 1 6U pD 1 51 4+ 圖 37 同步方波產(chǎn)生回路 電網(wǎng)電容式無功補(bǔ)償器的系統(tǒng)設(shè)計 21 aV 為模擬信號經(jīng)過低通濾波之后的信號，運放起了電壓比較的作用， VAPULSE 為 0～ 的方波信號，送入 DSP 的捕捉引角，通過 DSP 的定時器測出兩個上升沿之間的時間，即通過測出正弦信號過零點之間的時間 ,而得出電網(wǎng)信號的周期。再由采樣點數(shù)計算出采樣頻率，以保證同步采樣，消除非同步采樣引起的頻譜泄漏，保證測量精確性。 模數(shù)轉(zhuǎn)換器 模數(shù)轉(zhuǎn)換器我們采用 LF2407 自帶的帶內(nèi)置采樣和保持的 A/D轉(zhuǎn)換器，具有 10 位精度，轉(zhuǎn)換速度最快達(dá)到 500ns，并且可以同時采樣 16 路信號。有多個觸發(fā)源可以啟動 AD 轉(zhuǎn)換，包括軟件啟動、 EVA， EVB 和外部觸發(fā) (ADCSOC)。模數(shù)轉(zhuǎn)換模塊的排序器包括兩個獨立的最多可選擇 8 個模擬轉(zhuǎn)換通道的排序器 (SEQI 和 SEQ2)，這兩個排序器可被級聯(lián)成個最多可選擇 16 個轉(zhuǎn)換模擬通道的排序器 (SEQ)。在這兩種工作方式下， ADC 模塊都能夠?qū)σ恍蛄修D(zhuǎn)換進(jìn)行自動排序。轉(zhuǎn)換后的數(shù)值結(jié)果保存在該通道相應(yīng)的結(jié)果寄存器中，這樣用戶可以對同一個通道進(jìn)行多次采樣，即對某一通道實行 “過采樣 ”，這樣得到的采樣結(jié)果比傳統(tǒng)的采樣結(jié)果分辨率高。 LF2407DSP 系統(tǒng)模塊 該模塊包括 LF2407DSP 電路，存儲器 (SRAM)電路，電源保護(hù)電路，上電復(fù)位電路和串行實時時鐘電路。 （ 1） TMS320LF2407 電路 LF2407DSP 是哈佛結(jié)構(gòu)，程序存儲器與數(shù)據(jù)存儲器分別尋址，可以實現(xiàn)同時尋址。LF2407 具有 16 位數(shù)據(jù)線和 16 位地址線。 2407 的指令執(zhí)行速度為 30MIPS，外部時鐘選擇10MHz 的石英晶振，再通過內(nèi)部 2 倍頻得到 20MHz 的工作頻率。 ADCIN00～ ADCIN5 為AD 轉(zhuǎn)換器的模擬量輸入，其中 ADCIN00, ADCINI、 ADCIN2 為三相電壓輸入， ADCIN3, ADCIN4,ADCIN5為三相電流量輸入，將三相電壓電流信號轉(zhuǎn)換成數(shù)字量。雙向 IO 口 PC0～7 和 PE6,PE7 作為控制量 (數(shù)字量 )輸出和數(shù)字信號輸入接口，既可以用來輸出控制晶閘管導(dǎo)通的控制信號，又可以作為晶閘管導(dǎo)通狀態(tài)輸入接口。 SCITXD 和 SCIRXD 接口作為通訊線， CAP1 為事件管理器 1 的捕捉引角，用來捕捉方波信號的上升沿，從而測量電網(wǎng)信號的周期。 IO 口 PA4～ 7 作為控制器狀態(tài)顯示，分別代表通訊自動、諧波超值保護(hù)、故障、通訊狀態(tài)。 （ 2）存儲器電路 如圖 38 所示， LF2407 自帶 32K 的 Flash，外部可擴(kuò)展 64K 數(shù)字存儲器和 64K 程序存儲器。將 2407 的 MCMP\ 引角接地，即 2407 工作在微控制器方式下，即從內(nèi)部程序存儲器 (FLASH EEPROM)的 0000h 開始程序執(zhí)行，外部擴(kuò)展的存儲器地址分配到 8000h 開始的福州大學(xué) 至誠 學(xué)院 本科生畢業(yè)設(shè)計 (論文 ) 22 地址空間。 DS和 PS分別接 2407 的 DS 和 PS 引角，它們分別為數(shù)據(jù)空間選通引角和程序空間選通引腳，當(dāng)它們?yōu)榈碗娖綍r，分別表示選通數(shù)據(jù)空間和程序空間。選用的外部存儲器為 CYPRESS 公司的 CY7C102l，是 64Kl6 SRAM。其中 32K 空間擴(kuò)展為程序存儲器，32K 空間擴(kuò)展為數(shù)據(jù)存儲器。 A0～ A14 為地址線的低 15 位， A15 接 DS，即 SRAM 的0000h7FFFh 為數(shù)據(jù)空間， 8000hFFFFh 為程序空間。 A 3A 4A 5A 6A 7A 8A 9A 1 0A 1 1A 1 4A 1 3A 1 2A 2A 1A 0 54321D 0D 1D 2D 3D 4D 5D 6D 7D 8D 9D 1 0D 1 1D 1 2D 1 3D 1 4D 1 57891 01 31 41 51 62 93 03 13 23 53 63 73 81 81 92 02 12 42 52 62 74 24 14 4A 0A 161 73 94 04 32 22 33 31 11 23 4V 3 . 3S R A MN CN CV C CV C CG N DG N DC EW EO EO BL BU 9123D S P S U 1 0 A7 4 F 0 8DT?W E R D A 2A 4A 5A 6A 7A 8A 9A 1 0A 1 1A 1 2A 1 3A 1 4A 1 5D 0D 1D 2D 3D 4D 5D 6D 7D 8D 9D 1 0D 1 1D 1 2D 1 3D 1 4D 1 5A 3圖 38 存儲器電路 （ 3） 時鐘電路 C 32 0u FY 1C 42 0u FR 146 . 8C 421 . 1u FC 410 . 04 uFD SP 24 07123124111012117284983128140125947666433XTAL1/CLKINXTAL2PLLFPLLF2PLVCC1VSSAVSS1VSS2VSS3VSS4VSSO1VSSO2VSSO3VSSO4VSSO5VSSO6VSSO7T P 1T P 2T M S 2/ I O D 0 XFEKBO O T /?M P / MC 圖 39 時鐘電路 電網(wǎng)電容式無功補(bǔ)償器的系統(tǒng)設(shè)計 23 無源晶振采用 10MHZ，經(jīng)內(nèi)部時鐘定位 (PLL)2 倍頻得到 2407 的主頻為 20MHz。 PLL采用外部濾波環(huán)電路來消除抖動。如 圖 39 所示，濾波環(huán)由 C41, C42 和 R14 組成，與 2407接口為 PLLF 和 PLLF2。 （ 4） 電源管理電路 1+ 5 VC 10 . 1 u F234U 2G N DE NI NI NR E S E TS E N S EO U TO U T76T O P W E R O N R E S E TR 3 02 5 0 KC 21 0 uL 1I N D U C T O RC 30 , 0 1 u FL 2I N D U C T O RV 3 3C 70 . 0 1 u FV 3 358圖 310 電源管理電路 如圖 310 所示電源監(jiān)控芯片選擇了 TI 公司的 TPS7333Q，此芯片可將 5V電壓轉(zhuǎn)換成DSP 需要的 電平，并有電平監(jiān)控的功能，當(dāng) OUT 腳輸出電平小于 時， RESET就輸出 200ms 的低電平以重啟 DSP。 本系統(tǒng)共有 4 種不同的電平， +12V、 12V,+5V 和 +。它們都由 220V 電壓供電，由變壓器輸 出 +12V、 12V, +5V 三種不同的電平信號，再由 7912 和 7812 穩(wěn)壓輸出 +12V 和12V 電平； LM25765 穩(wěn)壓輸出 +5V 電平； TPS7333 將 +5V 電平轉(zhuǎn)換為 + 電平輸出提供 DSP 系統(tǒng)需要。 （ 5）串型實時時鐘電路 由于無功補(bǔ)償控制器要有歷史記錄，所以在系統(tǒng)中必須有實時時間基準(zhǔn)，即時鐘芯片。在這里，我們選用的是 PCF8583，其特點如下所述。 PCF8583 為帶 CI2 總線接口的日歷時鐘芯片，其中還有 256 字節(jié)的靜態(tài) RAM，由于作為日歷時鐘器件配有電 池供電，可作為 RAM 的保護(hù)電源，故 256 字節(jié)的 RAM 可視為非易失性 RAM。 PCF8583 具有寬的工作電壓范圍 ()； RAM 的數(shù)據(jù)保持電源電壓范圍1V6V；最大工作電流 150181。A( HzfSCL 0? )： 24 或 12 小時格式，時基 或 50Hz；具有可編程的鬧鐘、定時和中斷功能。 由于 TMS320LF2407 沒有專用的 CI2 時序引腳，所以本設(shè)計用軟件來模擬 CI2 總線時序，實現(xiàn)了 CI2 串行日歷時鐘芯片 PCF8583 與 DSP 芯片的接口電路及應(yīng)用。其中 PCF8583的 SCL、 SDA 分別接 F2407 的 IOPF0 和 IOPF1 引腳。如圖 311 所示，為串型實時時鐘芯福州大學(xué) 至誠 學(xué)院 本科生畢業(yè)設(shè)計 (論文 ) 24 片接線圖。 由于 DSP 用 供電，電池為 ，所以設(shè)計中采用了三個二極管解決在掉電情況下電池只對 PCF8583 供電，而在不掉電情況下 PCF8583 由 供電，而且電池處于浮充狀態(tài)。 D 1 7D I O D ED 1 8D I O D ER 7 1V C C + 5 VC 7 31 0 u F / 1 6 VC 7 20 . 1 u FD 1 9D I O D EV 3 . 3R 7 31 0 KR 7 21 0 KI O P F 0I O P F 18761234C 7 01 5 u FC 7 11 5 u FY 2C R Y S T A LO B C 1O B D 0A 0V R SV D DI N TB C LS D A51 0 0 KP C F 8 5 8 3B 13 . 6 V圖 311 串行實時時鐘芯片接線圖 電容的無弧投切 在三相電路中，只要控制兩相即可控制電容器的投切，這樣就可以節(jié)約三分之一的成本，采用傳統(tǒng)的方式投切傳統(tǒng)機(jī)械觸頭動作速度與工頻電壓和電流的變換速度不匹配，在投切過程中會電容會產(chǎn)生很大的涌流，而采用過零通斷控制方式的雙向晶閘管可以避免涌流。 本系統(tǒng)選用晶閘管控制投切電容器，可以 10m