電子系統(tǒng)級設(shè)計論文-資料下載頁
2024-10-07 09:21本頁面
【導讀】法學，并提供下游寄存器傳輸級實現(xiàn)的驗證基礎(chǔ)。ESL牽涉到比RTL級別。架構(gòu)原型建模、以及軟硬件協(xié)同仿真驗證。SystemC是一種很好的軟硬件聯(lián)合設(shè)。中的各種弊端,并提高設(shè)計效率。目前，高質(zhì)量的電子系統(tǒng)設(shè)計變得越來越復雜和困難。需求，更短的上市時間，不斷增加的成本壓力使這種趨勢看起來還在加速。賴于嚴格完善的設(shè)計方法學。傳統(tǒng)的RTL仿真平臺不能提供較快的仿真速度與較。電子系統(tǒng)級設(shè)計正在從學術(shù)研究的課題變成業(yè)界廣為。量規(guī)模的不同，用SoC芯片或可編程平臺實現(xiàn)。目前的設(shè)計方法不能充分利用設(shè)計能力來快速構(gòu)建滿足市場需求的SoC。SoC設(shè)計方法的研究具有重要的現(xiàn)實意義。SoC設(shè)計的趨勢是向高層抽象移動，更強調(diào)芯片。ESL設(shè)計指系統(tǒng)級的設(shè)計方法，從算法建模演變而來。在SoC開發(fā)流程中扮演協(xié)調(diào)統(tǒng)合的角色。ESL工具的挑戰(zhàn)就是既要保持足夠精度的時序信息來幫助設(shè)計決策，RTL仿真通常只能提供10MIPS到數(shù)百MIPS左右的性能；然而，時鐘精
【正文】 級別越低 ,細節(jié)問題就越突出 ,對實際系統(tǒng)的模仿就越精確 ,完成建模消耗的時間、仿真 和驗證時間就越長。相反 ,描述的抽象級別越高 ,完成建模需要的時間就越短 ,但對目標系統(tǒng)的描述也就越不精確。作為設(shè)計人員必須在速度和精確性之間做出選擇。 人們對系統(tǒng)級描述語言的要求是 :高仿真速度以及建模效率、時序和行為可以分開建模、支持基于接口的設(shè)計、支持軟硬件混合建模、支持從系統(tǒng)級到門級的無縫過渡、支持系統(tǒng)級調(diào)試和系統(tǒng)性能分析等。人們迫切需要一種語言單一地完成全部設(shè)計。這種語言必須能夠用于描述各種不同的抽象級別 (如系統(tǒng)級、寄存器傳輸級等 ),能夠勝任軟硬件的協(xié)同設(shè)計和驗證 ,并且仿真速度要快。這就是所謂的系統(tǒng)級描述 語言 SLDL,而傳統(tǒng)的硬件描述語言如 VHDL和 Verilog HDL都不能滿足這些要求。 SystemC 就是目前這方面研究的最新、最好的成果 ,他擴展傳統(tǒng)的軟件語言 C 和 C++并使他們支持硬件描述 ,所以可以很好地實現(xiàn)軟硬件的協(xié)同設(shè)計 ,是系統(tǒng)級芯片設(shè)計語言的發(fā)展趨勢。 綜合 “ ESL 綜合”到底有沒有一種明確的定義，能讓我們確信 ESL 綜合是一種可行的設(shè)計技術(shù)，或者用于評估某款所謂的 ESL 綜合工具是否真的能夠完成綜合工作？憑借 Synplicity 營銷高級副總裁 AndrewHaines 在電子設(shè)計自動化 (EDA)方面的工作經(jīng)驗，關(guān)于 ESL 綜合的定義，建議是：此定義應該突出 ESL 綜合與其他 ESL 設(shè)計工作相比的獨到之處。 首先，從本質(zhì)來說，綜合是從一種抽象層級轉(zhuǎn)變?yōu)榱硪环N抽象層級，同時保持功能不變。邏輯綜合是從 RTL 到邏輯門的轉(zhuǎn)變；而物理綜合則是從 RTL 到邏輯門及布局的轉(zhuǎn)變。因此， ESL 綜合是從 ESL 描述語言到 RTL 等抽象較低的實施方案的轉(zhuǎn)變。就 ESL 綜合的定義而言，選擇哪種描述語言并不重要，因為通過在初始化階段根據(jù)不同應用支持多種 ESL 語言的方式，用戶群最終均能解決這一問題。重要的是， ESL 綜合應將設(shè)計轉(zhuǎn)變?yōu)槌橄筝^ 低但功能相當?shù)膶嵤┓桨浮? 其次，某種技術(shù)被定義為綜合技術(shù)，就必然與其他形式的轉(zhuǎn)變存在根本區(qū)別。例如，原理圖輸入 (schematic capture)很顯然是一種涉及多種抽象層級的轉(zhuǎn)變，而綜合則不是。綜合與原理圖輸入定義的獨特區(qū)別在于香蕉曲線，也 就是說，綜合的結(jié)果不是面積與時序關(guān)系圖上的一個點，而是一條曲線，表示所有綜合結(jié)果均保持相當?shù)墓δ?，但時序與面積不同。因此，根據(jù)面積與時序關(guān)系自動定義一系列功能相當?shù)慕鉀Q方案必須作為 ESL 綜合定義的一部分。 我們已經(jīng)認識到，真正的 DSP 綜合需要從算法發(fā)展到優(yōu)化的 RTL，市場中已有能夠滿足上述要求的相關(guān) ESL 綜合技術(shù)。這確實是 ESL 綜合技術(shù)的進步。不過，客戶必須始終認識到，有的所謂“ ESL 綜合”工具實際只能根 據(jù)算法描述創(chuàng)建參數(shù)化的 RTL 模型，這種產(chǎn)品不能實現(xiàn)自動化，也無法形成“香蕉曲線”，且對提高工作效率的作用也非常有限。定義本身不會改善 ESL 設(shè)計，即便如此，我們也應當在早期為其下一個明確的定義，以便設(shè)計小組了解 ESL的真正進步與不足。 參考文獻： [1]劉強 .基于 SystemC 的系統(tǒng)級芯片設(shè)計方法研究 ,現(xiàn)代電子技術(shù)， 2020（ 9） [2]陶耕 .基于 ESL 設(shè)計方法學的雷達信號產(chǎn)生與處理技術(shù) [D]. 南京理工大學 ,2020 [3]Ron ：從現(xiàn)象到本質(zhì) .EDN 電子設(shè)計技術(shù)， 2020（ 11） [4]Bassam （ ESL）設(shè)計：越早開始越好 .中國集成電路， 2020（ 12） [5]祝永新 .基于 ARM ESL 平臺的 與 AVS 雙解碼軟硬件協(xié)同設(shè)計和研究 [D]. 上海交通大學 ,2020 [6]劉昊 .基于 ESL 的 AVS 幀內(nèi)預測算法周期精確級建模 .信息技術(shù)， 2020
黨政相關(guān)相關(guān)推薦
鄂ICP備17016276號-1