選一數(shù)據(jù)選擇器課程設(shè)計(jì)-資料下載頁
2025-06-04 18:56本頁面
【正文】 y2 用手按下為低電平，所以 led1 是亮；第三、四張圖是 sw2 打到上， sw3 打到下表示“ b10”，因?yàn)?clock0 時(shí)鐘周期為 15Hz，所以 led1 是在閃爍；第五張圖 sw sw3 都打到下面表示“ 11”， clock1 時(shí)鐘周期為 6MHz，頻率很大，又因?yàn)槿搜鄣囊曈X效果 11 所以 led1 看起來一直是亮著的。 綜上所述，實(shí)現(xiàn)了四選一數(shù)據(jù)選擇器的功能。 實(shí)驗(yàn)參考程序 、模塊 xy4 module xy4(key1,key2,clock0,clock1,y,a,en)。 input key1,key2,clock0,clock1。 //輸入的四個(gè)數(shù) 據(jù) input en。 //輸入使能端 input[1:0] a。 //輸入的選擇端 output y。 //輸出數(shù)據(jù) reg y。 //輸出數(shù)據(jù)寄存器 always@(key1 or key2 or clock0 or clock1 or en or a) //電平觸發(fā) begin if(en==139。b0) //當(dāng) en 為 0 的時(shí)候 y=139。b1。 //y 置 1 else case(a) //判斷 a 的取值，并作出相應(yīng)的賦值 0:y=key1。 1:y=key2。 2:y=clock0。 3:y=clock1。 default:y=139。b1。 //a 為其它值的條件下， y 賦予 0 endcase end endmodule 總結(jié) 經(jīng)歷了一個(gè)星期在老師的指導(dǎo)與幫助下，以及跟隊(duì)友相互合作下，我們完成本次的課程設(shè)計(jì)“四選一數(shù)據(jù)選擇器” ， 為此很感謝老 12 師以及幫助過我們的同學(xué)。這次課程設(shè)計(jì) 使我懂得了理論與實(shí)際相結(jié)合是很重要的，只有理論知識(shí)是遠(yuǎn)遠(yuǎn)不夠的，只有把所學(xué)的理論知識(shí)與實(shí)踐相結(jié)合起來，從理論中得出結(jié)論，才能真正為社會(huì)服務(wù)，從而提高自己的實(shí)際動(dòng)手能力和獨(dú)立思考的能力。在設(shè)計(jì)的過程中遇到問題，可以說得是困難重重，這畢竟第一次做的，難免會(huì)遇到過各種各樣的問題，同時(shí)在設(shè)計(jì)的過程中發(fā)現(xiàn)了自己的不足之處，對(duì)以前所學(xué)過的知識(shí)理解得不夠深 刻，掌握得不夠牢固。 比如說在仿真的問題上，我們是非常欠缺掌握，但是有老師指導(dǎo)下，我們成功的完成了仿真，并且掌握了仿真的基本步驟，還有在硬件系統(tǒng)中對(duì)于一些問題，還不夠熟練，在編程序方面，還有一些不足之處，沒有完全融會(huì)貫通?？偟膩碚f，通過這次課程設(shè)計(jì)，我學(xué)會(huì)了 Quartus II 軟件操作，在編程方面有了提高，對(duì)于基于 FPGA 開發(fā)板的 MagicSOPC 實(shí)驗(yàn)箱 有了認(rèn)識(shí)， EDA 技術(shù)有了更進(jìn)一步的了解并掌握了數(shù)據(jù)選擇器的運(yùn)用方法，以及了解了它的原理與結(jié)構(gòu)。 增強(qiáng)了我們的動(dòng)手能力和團(tuán)隊(duì)的合作能力，培養(yǎng)我們 好學(xué)與不恥下問的品行，加強(qiáng)了求知欲的感覺，在思維創(chuàng)新方面有了提高，這都是對(duì)以后有很大幫助的。對(duì)此，我們?cè)俅胃屑だ蠋煹闹笇?dǎo)與幫助。
畢業(yè)設(shè)計(jì)相關(guān)推薦
鄂ICP備17016276號(hào)-1