計(jì)算機(jī)硬件系統(tǒng)組成-資料下載頁
2025-05-10 16:33本頁面
【正文】 PC PC+ 1 5 讀主存， AR 讀出內(nèi)容 6 寫主存 , 總線 ALU ， ALU 0 , ALU R9 ， + 形成下條指令地址 （地址 807 存在指令的第二個(gè)字中） 判中斷 （注） 輸入指令 IN 80 讀取指令 1 AR PC 2 讀主存 , IR 讀出內(nèi)容 PC PC + 1 3 由操作碼找微地址，讀控存 執(zhí)行指令 4 AR I/o port（ IR低字節(jié)） 5 讀外設(shè)， ALU 讀出內(nèi)容 + ， ALU 0 R0 ALU 結(jié)束，判中斷 形成下條指令地址 相對(duì)轉(zhuǎn)移指令 JR c， offset 讀取指令 1 IP， AR PC 2 讀主存， IR 讀出內(nèi)容 PC PC + 1 3 由操作碼找微地址，讀控存 執(zhí)行指令 4 若 c = 1 則： ALU IP ALU offset（ IR低字節(jié)） + ， PC ALU 否則，順序執(zhí)行 結(jié)束，判中斷 形成 下條指令 地址 子程序返回指令 RET 讀取指令 1 AR PC 2 讀主存， IR 讀出內(nèi)容 PC PC + 1 3 由操作碼找微地址，讀控存 執(zhí)行指令 4 AR SP SP SP + 1 5 讀主存 , PC 讀出內(nèi)容 結(jié)束，判中斷 形成下條指令地址 設(shè)某計(jì)算機(jī)運(yùn)算器框圖如圖 (a)所示，其中 ALU為 16位的加法器 (高電平工作 )， SA,SB為 16位暫存器。 4個(gè)通用寄存器由 D觸發(fā)器組成， Q端輸出： 其讀、寫控制功能見下表： 機(jī)器采用串行微程序控制方式，其微指令周期見圖（ b)。其中讀 ROM是從控存中讀出一條微指令時(shí)間，為1μs； ALU工作是加法器做加法運(yùn)算，為 500ns； m1是讀寄存器時(shí)間，為 500ns； m2是寫寄存器的工作脈沖寬度，為 100ns。 微指令字長 12位，微指令格式如下： RA0RA1：讀 R0R3的選擇控制 WA0WA 1：寫 R0R3 R W LDSA：打入 SA LDSB：打入 SB的控制信號(hào) SBALU：傳送 SB的控制信號(hào) SBALU：傳送 SB的控制信號(hào) ,并使加法器最低位加 1. Reset：清暫存器 SB ~：一段微程序結(jié)束，轉(zhuǎn)入取機(jī)器指令的控制信號(hào) (1)“ADD R0， R1”指令，即 (R0)+(R1)→R1 (2)“SUB R2， R3”指令，即 (R3)(R2)→R3 (3)“MOV R2， R3”指令，即 (R2)→(R3) 先畫出三條指令的微指令的微程序流程圖，如下圖所示。 其中未考慮“取指周期”和順序控制問題，也即微程序僅考慮“執(zhí)行周期”，每一框表示一條微指令。 根據(jù)給定的微指令周期時(shí)間關(guān)系，完成 ADD， SUB指令的執(zhí)行動(dòng)作需要 3條微指令， MOV指令只需 2條微指令。用二進(jìn)制代碼寫出的三條指令的微程序列于下表中，其中 *表示代碼隨意設(shè)置 (0或 1均可 )。
畢業(yè)設(shè)計(jì)相關(guān)推薦
鄂ICP備17016276號(hào)-1