eda基于vhdl語(yǔ)言的出租車計(jì)價(jià)器課程設(shè)計(jì)-資料下載頁(yè)
2025-08-23 17:04本頁(yè)面
【導(dǎo)讀】設(shè)計(jì)方法，縮短了研發(fā)周期，同時(shí)使出租車計(jì)費(fèi)器體積更小功能更強(qiáng)大?？紤]到出租車行業(yè)的一些特殊性，更注重了把一些新的思路加入到設(shè)計(jì)中。了FPGA芯片，使用VHDL語(yǔ)言進(jìn)行編程，使其具有了更強(qiáng)的移植性，更加利于產(chǎn)品升級(jí)。
【正文】 pause:IN STD_LOGIC。 money:OUT INTEGER RANGE 0 TO 29。 distance:OUT INTEGER RANGE 0 TO 29)。 end。 哈爾濱遠(yuǎn)東理工學(xué)院 19 architecture one of taxi is begin PROCESS(clk,start,stop,pause) VARIABLE money_reg:INTEGER RANGE 0 TO 29。 VARIABLE distance_reg:INTEGER RANGE 0 TO 29。 VARIABLE num:INTEGER RANGE 0 TO 9。 VARIABLE time1:INTEGER RANGE 0 TO 20。 BEGIN IF stop=39。139。THEN money_reg:=0。 distance_reg:=0。 num:=0。 ELSIF start=39。139。THEN money_reg:=3。 distance_reg:=0。 num:=0。 ELSIF clk39。EVENT AND clk=39。139。THEN IF pause=39。139。 THEN IF time1=20 THEN time1:=0。 money_reg:=money_reg+1。 ELSE time1:=time1+1。 END IF。 ELSIF start=39。039。AND pause=39。039。AND stop=39。039。THEN time1:=0。 IF num =9 THEN num:=0。 distance_reg:=distance_reg+1。 IF distance_reg3 THEN 哈爾濱遠(yuǎn)東理工學(xué)院 20 money_reg:= money_reg+2。 END IF。 ELSE num:=num+1。 END IF。 END IF。 END IF。 money=money_reg。 distance=distance_reg。 END PROCESS。 END。 三、 display 顯示模塊 library ieee。 use 。 use 。 entity decoder is port(clk1khz:in std_logic。 money_in:in integer range 0 to 29。 distance_in: in integer range 0 to 29。 scan:out std_logic_vector(3 downto 0)。 seg7: out std_logic_vector(6 downto 0) )。 end。 architecture one of decoder is signal data:std_logic_vector(3 downto 0)。 signal m_one,m_ten:std_logic_vector(3 downto 0)。 哈爾濱遠(yuǎn)東理工學(xué)院 21 signal d_one,d_ten:std_logic_vector(3 downto 0)。 begin process(clk1khz,money_in) variable b1:integer range 0 to 29。 variable b1_a,b1_b:std_logic_vector(3 downto 0)。 begin if clk1khz39。event and clk1khz=39。139。 then if b1money_in then if b1_a=9 and b1_b=9 then b1_a:=0000。 b1_b:=0000。 b1:=0。 elsif b1_a=9 then b1_a:=0000。 b1_b:=b1_b+1。 b1:=b1+1。 else b1_a:=b1_a+1。 b1:=b1+1。 end if。 elsif b1=money_in then m_one=b1_a。 m_ten=b1_b。 elsif b1money_in then b1_a:=0000。 b1_b:=0000。 b1:=0。 end if。 end if。 end process。 哈爾濱遠(yuǎn)東理工學(xué)院 22 process(clk1khz,distance_in) variable b2:integer range 0 to 29。 variable b2_a,b2_b:std_logic_vector(3 downto 0)。 begin if clk1khz39。event and clk1khz=39。139。 then if b2distance_in then if b2_a=9 and b2_b=9 then b2_a:=0000。 b2_b:=0000。 b2:=0。 elsif b2_a=9 then b2_a:=0000。 b2_b:=b2_b+1。 b2:=b2+1。 else b2_a:=b2_a+1。 b2:=b2+1。 end if。 elsif b2=distance_in then d_one=b2_a。 d_ten=b2_b。 elsif b2distance_in then b2_a:=0000。 b2_b:=0000。 b2:=0。 end if。 end if。 end process。 process(clk1khz,m_one,m_ten,d_one,d_ten) variable t:std_logic_vector(1 downto 0)。 哈爾濱遠(yuǎn)東理工學(xué)院 23 begin if clk1khz39。event and clk1khz=39。139。then t:=t+1。 end if。 case t is when00=data=m_one。scan=1110。 when01=data=m_ten。scan=1101。 when10=data=d_one。scan=1011。 when11=data=d_ten。scan=0111。 end case。 end process。 process(data) begin case data is when0000=seg7=0000001。 when0001=seg7=1001111。 when0010=seg7=0010010。 when0011=seg7=0000110。 when0100=seg7=1001100。 when0101=seg7=0100100。 when0110=seg7=0100000。 when0111=seg7=0001111。 when1000=seg7=0000000。 when1001=seg7=0000100。 when others=seg7=1111111。 end case。 end process。 end。
法律信息相關(guān)推薦
鄂ICP備17016276號(hào)-1