【導(dǎo)讀】集成電路的功能是否正確，而且也會(huì)極大程度地影響集成電路的性能、成本與功耗。運(yùn)算放大器的版圖設(shè)計(jì)，是模擬集成電路版圖設(shè)計(jì)的典型，利用Spectre. 終得到優(yōu)化設(shè)計(jì)方案。最后根據(jù)參數(shù)尺寸等完成了放大器的版圖設(shè)計(jì)以及版圖的

　　

【正文】 圖 （ a） 正 PSRR 的測(cè)試結(jié)果 圖 （ b）負(fù) PSRR 的測(cè)試結(jié)果 我們可以計(jì)算出低頻下正電源抑制比（ PSRR+）為 ，負(fù)電源抑制比為（ PSRR）為 。 運(yùn)放轉(zhuǎn)換速率和建立時(shí)間分析 轉(zhuǎn)換速率是指輸出電壓變化的極限，它由所能提供的對(duì)電容充放電的最大電流決定一般來說，擺率不受輸出級(jí)限制，而是由第一集的源 /漏電流容量決定。建立時(shí)間是運(yùn)算放大器受到小信號(hào)激勵(lì)時(shí)輸出達(dá)到穩(wěn)定值（在預(yù)定的榮差范圍內(nèi)）所需的時(shí)間，較長(zhǎng)的建立時(shí)間意味著模擬信號(hào)處理速率將降低。 為了測(cè)量轉(zhuǎn)換速率和建立時(shí)間，將運(yùn)算放大器輸出端與反相輸入端相連，如圖 所示，輸出端接 10pF 電容，同相輸入端加高、低電平分別為 + 和 — ，周期為 10us 無 時(shí)間延遲的方波脈沖。因?yàn)閱挝辉鲆娼Y(jié)構(gòu)的反饋?zhàn)畲?，從而?dǎo)致最大的環(huán)路增益，所以能用做最壞情況測(cè)量，因此采用這種結(jié)構(gòu)來測(cè)量轉(zhuǎn)換速率和建立時(shí)間。得到的仿真如圖 由圖 可以看出，建立時(shí)間約為 ，在圖中波形 的上升或下降期間，由波形的斜率可以確定擺率。經(jīng)計(jì)算得，上升沿的轉(zhuǎn)換速率 SR+為 ，下降沿的轉(zhuǎn)換速率 SR為 。 圖 測(cè)量轉(zhuǎn)換速率和建立時(shí)間的原理圖 圖 測(cè)量擺率和建立時(shí)間的電路圖 圖 擺率與建立時(shí)間 CMRR的頻率響應(yīng)測(cè)量 差動(dòng)放大器的一個(gè)重要特性就是其對(duì)共模擾動(dòng)影響的抑制能力，實(shí)際上運(yùn)算放大器即不能是完全對(duì)稱的，電流源的輸出阻抗也不可能是無窮大，因此共模輸入的變化會(huì)引起電壓的變化， Vout， Vin,cm 是指共模輸出端和共模輸入端的交流小信號(hào)，而不是它們的直流偏置電壓。繪制電路圖時(shí)，無法體現(xiàn)由于制造產(chǎn)生的不對(duì)稱性，因此采用保留余量的方法。注意，同相反相端加入相同的小信號(hào)電壓 Vcm。 圖 測(cè)量 CMRR 的原理圖 圖 放大器的 CMRR 的頻率響應(yīng)曲線 從圖中可以得到電路的共模抑制比為 。在 100KHz 以下 CMRR 是相當(dāng)大的?？梢钥闯觯?PSRR 在高頻處開始退化，這也是兩級(jí)無緩沖運(yùn)算放大器的缺點(diǎn)。 小結(jié) 本章主要介紹了仿真的概念。并通過 Spectre 對(duì) CMOS 兩級(jí)運(yùn)算放大器進(jìn)行了仿真。主要包括直流仿真、交流仿真和瞬態(tài)仿真。并根據(jù)仿真結(jié)果對(duì) CMOS 運(yùn)放做了簡(jiǎn)單修改以使其達(dá)到設(shè)計(jì)目標(biāo)。 第 5 章 算放大器版圖設(shè)計(jì) Cadence 使用說明 （ 1）在命令行中鍵入以 下命令 icfbamp。↙（回車鍵），其中 amp。表示后天工作。 icfb調(diào)出 Cadence 軟件。出現(xiàn)的主窗口如圖 所示； 圖 （ 2） File 菜單 在 File 菜單下，主要的菜單項(xiàng)有 New、 Open、 Exit 等。 Library（庫）的地位相當(dāng)于文件夾，它用來存放一整個(gè)設(shè)計(jì)的所有數(shù)據(jù)，像一些單元以及子單元中的多種視圖。 Cell 可以是一個(gè)簡(jiǎn)單的單元，像一個(gè)與非門，也可以是比較復(fù)雜的單元。 New菜單項(xiàng)的子菜單下有 Library、 Cellview 兩項(xiàng)。 Library 項(xiàng)打開 New Library 窗口。 圖 ① 建立庫（ library）：窗口分 Library 和 Technology File 兩部分。 Library 部分有 Name 和 Directory 兩項(xiàng)，分別輸入要建立的 Library 的名稱和路徑。如果只建立進(jìn)行 SPICE 模擬的線路圖， Technology 部分選擇 Don’t need a techfile 選項(xiàng)。如果在庫中要?jiǎng)?chuàng)立掩膜版或其它的物理數(shù)據(jù)（即要建立除了 schematic 外的一些 view），則須選擇 Compile a new techfile (建立新的 techfile)或 Attach to an existing techfile（使用原有的 techfile）。 圖 ② 建立單元文件，在 Library Name 中選擇存放新文件的庫，在 Cell Name 中輸入名稱，然后在 Tool 選項(xiàng)中選擇 Composer— schematic。當(dāng)然在 Tool 工具中還有很多別的工具，常用的象 Composer— symbol、 virtuoso— layout 等，分別建立的是symbol、 layout 的視圖。在 Library path file 中，是系統(tǒng)自建的 library path file 文件的路徑及名稱。建立新 cell 點(diǎn)擊 OK 就進(jìn)入 virtuoso editing 窗口，如下圖 圖 Cadence 編譯環(huán)境 修改最小引動(dòng)距離，與工藝有關(guān)方便后期制作。按 e 打開 Display Options 修改X Snap spacing 和 Y Snap spacing 。本次版圖設(shè)計(jì)設(shè)置的最小移動(dòng)距離 。 版圖設(shè)計(jì) 在畫版圖之前，我們先回顧下版圖的分層與連接。大多數(shù)的電路版圖有四種基本分層類型： （ 1） 導(dǎo)體：這些層是導(dǎo)電層，因?yàn)樗麄兡軌騻魉托盘?hào)電壓。 擴(kuò)散區(qū)、金屬層、多晶硅以及阱層都屬于此類。 （ 2） 隔離層：這些層是用于隔離的層，它在垂直方向和水平方向上將各個(gè)導(dǎo)電層互相隔離開來。無論是在垂直方向還是再水平方向上都需要進(jìn)行隔離，以此來避免個(gè)別電氣節(jié)點(diǎn)之間產(chǎn)生“短路”現(xiàn)象。 （ 3） 接觸和通孔：這些層用于確定絕緣層上的切口。絕緣層用于隔離，并且允許上下層通過切口或“接觸”孔進(jìn)行連接，像金屬通孔或者接觸孔就是這類的例子。 （ 4） 注入層：這些層并不明確的規(guī)定一個(gè)新的分層或者接觸，而是去定值或改變已經(jīng)存在的導(dǎo)體的性質(zhì)。例如， PMOS 晶體管和 NMOS 晶體管的擴(kuò)散區(qū)或有源區(qū)是同時(shí)被確定的 。 P+掩膜用于創(chuàng)建 P+注入?yún)^(qū)，它可以通過使用 P 型注入而使某一擴(kuò)散區(qū)成為 P 型區(qū)。 以上四種類型的層結(jié)合起來使用，就可以創(chuàng)建晶體管器件、電阻、電容以及互連。 CMOS 運(yùn)放版圖 差動(dòng)放大器版圖 這里我們主要介紹差動(dòng)放大器的版圖。 差動(dòng)放大器要求很好的對(duì)稱性和匹配性。而此差動(dòng)管又是由兩個(gè)管子構(gòu)成的。所以我在這里使用了四方交叉的方式來畫著兩個(gè)管子。四方交叉非常適合用于兩個(gè)管子需要高度對(duì)稱的情況。我們將每個(gè)管子一分為二，然后把他們按通過一共心點(diǎn)的對(duì)角線方向布置。每條對(duì)角線方向上的兩個(gè)半并聯(lián) 了起來，所以這兩半合在一起就像一個(gè)器件那樣工作。四方交叉看起來就像是一個(gè)四方盒子。這一技術(shù)之所以稱為四方交叉是因?yàn)樗伤膫€(gè)部分，并且相互交叉放置。 共心技術(shù)對(duì)減少在集成電路中存在的熱或工藝的線性梯度影響非常有效。 圖 差動(dòng)放大器版圖 CMOS 運(yùn) 放總版圖 圖 CMOS 運(yùn)放總版圖 小結(jié) 本節(jié)主要介紹了 Cadence 的使用方法，使大家對(duì) Cadence 有一個(gè)初步的了解。最后介紹了 CMOS 運(yùn)放的最終版圖。通過這一章的學(xué)習(xí)，我們應(yīng)該能夠使用 Cadence繪制簡(jiǎn)單的電路版圖。 第 6章 總 結(jié) 集成電路是一種將“路”和“管”緊密結(jié)合的器件，它以半導(dǎo)體單晶硅為芯片，采用專門的制造工藝，把晶體管，場(chǎng)效應(yīng)管，二極管，電阻和電容等元件及他們之間的連線所組成的完整電路制作在一起，使之具有特定的功能。集成放大電路 最初多用于各種模擬信號(hào)的運(yùn)算，故被稱為集成運(yùn)算放大電路，簡(jiǎn)稱集成運(yùn)放。而 CMOS集成運(yùn)算放大電路即為采用 CMOS 工藝制造而成的集成運(yùn)放。 集成運(yùn)放電路由四部分組成，包括輸入級(jí)，輸出級(jí)，中間級(jí)和偏置電路。輸入級(jí)又稱為前置級(jí)，它往往是一個(gè)雙端輸入的高性能差分放大電路。一般要求其輸入電阻高，差模放大倍數(shù)大，抑制共模信號(hào)的能力強(qiáng)，靜態(tài)電流小。輸入級(jí)的好壞直接影響集成運(yùn)放的大多數(shù)性能參數(shù)。輸出級(jí)應(yīng)具有電壓線性范圍寬，輸出電阻?。磶ж?fù)載能力強(qiáng)），非線性失真小等特點(diǎn)。中間級(jí)是整個(gè)放大電路的主放大器，其作 用是使集成運(yùn)放具 有較強(qiáng)的放大能力，多采用共射或共源放大電路，一般以恒流源作為負(fù)載。偏置電路用于設(shè)置集成運(yùn)放各放大電路的靜態(tài)工作點(diǎn)，集成運(yùn)放多采用電流源電路為各級(jí)提供合適的靜態(tài)工作電流，從而確定了合適的靜態(tài)工作點(diǎn)。 在繪制版圖時(shí)，首先，需要對(duì)電路無論是電氣方面還是在物理方面都有一個(gè)全面的了解。了解電路應(yīng)當(dāng)怎樣才能達(dá)到電氣要求，將使我們能正確的選擇采用什么樣的尺寸和版圖技術(shù)。第二，需要對(duì)電路的制造過程非常熟悉 —— 即對(duì)在工藝中如何制造每一個(gè)部件及如何用它們了如指掌。此外，應(yīng)當(dāng)把電路圖的數(shù)據(jù)庫看作是芯片設(shè)計(jì)文件的主要來源。這樣才能 使我們?cè)侔鎴D的繪制中減少重復(fù)性的工作。使我們的版圖設(shè)計(jì)更加出色。 本文依據(jù)基本 CMOS 集成運(yùn)算放大電路的設(shè)計(jì)指標(biāo)及電路特點(diǎn)，繪制了基本電路圖，用 Spectre 進(jìn)行仿真模擬，從模擬的結(jié)果中推導(dǎo)出各個(gè)參量和其決定因素之間的關(guān)系，從而確定出符合設(shè)計(jì)指標(biāo)所的版圖幾何尺寸以及工藝參數(shù)，建立出從性能指標(biāo)到版圖設(shè)計(jì)的優(yōu)化路徑。運(yùn)算放大器的版圖設(shè)計(jì)，是模擬集成電路版圖設(shè)計(jì)的典型，利用 Spectre 對(duì)設(shè)計(jì)初稿加以模擬，然后對(duì)不符合設(shè)計(jì)目標(biāo)的參數(shù)加以修改，重復(fù)這一過程，最終得到優(yōu)化設(shè)計(jì)方案。最后根據(jù)參數(shù)尺寸等完成了放大器的版圖 設(shè)計(jì)以及版圖的 DRC、 LVS 驗(yàn)證。 參考文獻(xiàn) [1]Christopher Saint/Judy —— 實(shí)用指南 [M].李偉華，孫偉峰，譯 .北京：清華大學(xué)出版社， [2] Christopher Saint/Judy —— 基礎(chǔ)版圖設(shè)計(jì) [M].周潤(rùn)德，金申美，譯 .北京：清華大學(xué)出版社， [3]Alan （第二版） [M].張為等，譯 .北京：電子工業(yè)出版社， [4]吳建輝 .COMS 模擬集 成電路分析與設(shè)計(jì) [M].電子工業(yè)出版社 . [5]姜巖峰 .現(xiàn)代集成電路版圖設(shè)計(jì) [M].北京 :化學(xué)工業(yè)出版社 .2020 [6]陳中建 .COMS 電路設(shè)計(jì)、布局與仿真 [M].北京：機(jī)械工業(yè)出版社 . [7]廖欲評(píng)，陸瑞強(qiáng) .集成電路設(shè)計(jì)與布局實(shí)戰(zhàn)指導(dǎo) [M].北京：科學(xué)技術(shù)出版社 . [8]王自強(qiáng) .CMOS 集成放大器設(shè)計(jì) .[M]國(guó)防工業(yè)出版社 .2020 致謝詞 歷時(shí)將近 三 個(gè)月的時(shí)間終于將這篇論文寫完，在論文的寫作過程中遇到了無數(shù)的困難和障礙，都在同學(xué)和老師 的幫助下度過了。尤其要強(qiáng)烈感謝我的論文指導(dǎo)老師 —XXX 老師，在每次設(shè)計(jì)遇到問題時(shí)老師不辭辛苦的講解才使得我的設(shè)計(jì)順利的進(jìn)行。從設(shè)計(jì)的選題到資料的搜集直至最后設(shè)計(jì)的修改的整個(gè)過程中，花費(fèi)了老師很多的寶貴時(shí)間和精力，在此向?qū)煴硎局孕牡馗兄x！導(dǎo)師嚴(yán)謹(jǐn)?shù)闹螌W(xué)態(tài)度，開拓進(jìn)取的精神和高度的責(zé)任心都將使學(xué)生受益終生不厭其煩的幫助進(jìn)行論文的修改和改進(jìn)。 另外，在校圖書館查找資料的時(shí)候，圖書館的老師也給我提供了很多方面的支 持與幫助。在此向幫助和指導(dǎo)過我的各位老師表示最中心的感謝！ 感謝這篇論文所涉及到的各位學(xué)者。本文引用了 數(shù)位學(xué)者的研究文獻(xiàn)，如果沒有各位學(xué)者的研究成果的幫助和啟發(fā)，我將很難完成本篇論文的寫作。 感謝我的同學(xué)和朋友，在我寫論文的過程中給予我了很多你問素材，還在論文的撰寫和排版燈過程中提供熱情的幫助。 由于我的學(xué)術(shù)水平有限，所寫論文難免有不足之處，懇請(qǐng)各位老師和學(xué)友批評(píng)和指正！