【正文】 5V的模擬輸入， 20VIN適用于177。 10V 的模擬輸入。輸出為 12位，即 DB0~DB11。 （ 4） 利用不同的控制信號，既可實現高精度的 12 位變換，又可作為快速的 8位轉換。轉換后的數據有兩種讀出方式： 12 位一次輸出： 8位、 4位分兩次輸出。設有三態(tài)輸出緩沖器，可直接與 8 位或 16 位的微處理器接口。 （ 5） 需三組電源： +5V， VCC（ +12V~+15V）， VEE（ 12V~15V）。由于轉換精度高，所提供電源必須有良好的穩(wěn)定性，并加以充分濾波，以防止高頻噪聲的干擾。 （ 6） 內設有高精度的參考電壓（ ），只需外接一只適當阻值的電阻，便可長春工業(yè)大學人文信息學院畢業(yè)設計 (論文 ) 電子信息系 29 向 DAC 部分的解碼網絡提供 1REF，轉換操作所需的時鐘信號由內部提供，不需要外接任何元器件。 （ 7） 低功耗：典型功耗為 390mW。 AD574A 為 28 引腳雙列直插式封裝。各引腳功能如下： VL（引腳 1）：數字邏輯部分電源 +5V。 12/8（引腳 2）：數據輸出格式選擇信號引腳。當 12/8=1（ +5V）時，雙字節(jié)輸出， 即 12 條數據線同時有效輸出，當 12/8=0（ 0V）時，為單字節(jié)輸出， 即只 有高 8位或低 4 位有效。 CS（引腳 3）：片選信號端，低電平有效。 A0（引腳 4） ： 字節(jié)選擇控制線。在轉換期間： A0=0， AD574A 進行全 12 位轉換， 在 讀出期間：當 A0=0時，高 8 位數據有效； A0=1，低 4 位數據有效中間 4位為“ 0”，高 4位為三態(tài)。因此當采用兩次讀數 12 位數據時，應 遵循左對齊原則。 R/C（引腳 5） ： 讀數據 /轉換控制信號，當 R/C=1， ADC 轉換結果的數據允許被讀?。? 當 R/C=0，則允許啟動 A/D 轉換。 CE（引腳 6）：啟動轉換信號，高電平有效?？勺鳛?A/D 轉換啟動或讀取數據的 信 號。 VCC、 VEE（ 11）：模擬部分供電的正電源和負電源，為177。 12V 或177。 15V。 REF OUT（ 8）： 10V 內部參考電壓輸出端。 REF IN（ 10）：內部解碼網絡所需參考電壓輸入端。 BIPOFF（ 12）：補償調整 ,接至正負可調的分壓網絡，以調整 ADC 輸出的零點。 10VIN、 20VIN（ 1 14）：模擬量 10V 及 20V 量程的輸入端口，信號的一端接至 AG引 腳。 DG（引腳 15）：數字公共端（數字地）。 AG（引腳 9）：模擬公共端（模擬地）。它是在高數字噪聲含量的環(huán)境中從 AD574A 獲得高精度 的性能， AG 和 DG 在封裝時已連接在一起，在某些情況下， AG 可在最方便的地方與參考點相連。 DB0~DB11（ 16~27）：數字量輸出。 長春工業(yè)大學人文信息學院畢業(yè)設計 (論文 ) 電子信息系 30 STS（ 28）：輸出狀態(tài)信號引腳。轉換開始時， STS 達到高電平轉換過程中保持高電平。轉換完成時返回到低電平。 STS 可以作為狀態(tài)信息被 CPU 查詢，也可以用它的下降沿向 CPU 發(fā)中斷申請，通知 A/D 轉換以完成， CPU 可以讀取轉換結果。 AD574A 的控制信號的功能： AD574A 的工作狀態(tài)由 CE、 CS、 R/C、 12/ A0五個控制信號決定，這些 信號的組合控制功能見表 。 由表 39 可見，當 CE=1， CS=0 同時滿足時， AD574A 才能處于工作狀 AD574A 處于工作狀態(tài)時， R/C=0 啟動 A/D 轉換； R/C=1 時進行數讀出。 12/8 和 A0端用來控制轉換字長和數據格式。 A0=0 時啟動轉換，則按完整的 12 位 A/D 轉換方式工作，如果按 A0=1啟動轉換，則按 8位 A/D 轉換方式工作。當 AD574A 處于數據讀出工作狀態(tài)（ R/C=1）時， A0和 12/8 成為數據輸出格式控制端。 12/8=1，對應 12 位并行輸出； 12/8=0 則對應 8位雙字節(jié)輸出。其中 A0=0 時輸出高位。 A0=1 時輸 出低 4位，并以 4個 0補足尾隨的 4 位。必須指出 12/8 端與 TTL 電平不兼容，故只能用通過布線接至 +5V 或 0V 上。另外 A0在數據輸出期間不能變化。 表 39 AD574A控制信號功能組合表 CE CS R/C 12/8 A0 工作狀態(tài) 0 X X X X 禁止 X 1 X X X 禁止 1 0 0 X 0 啟動 12 位轉換 1 0 0 X 1 啟動 8 位轉換 1 0 1 接 1 腳（ +5V） X 12 位并行輸出有效 1 0 1 接地 0 高 8 位并行輸出有效 1 0 1 接地 1 低 4 位加上尾隨 4 個 0有效 如果要求 AD574A 以獨立方式工作，只要將 CE、 12/8 端接入 +5V， CS和 A0接至0V，將 R/C 作為數據讀出和數據轉換啟動控制。當 R/C=1 時，數據輸出現被轉換后的數據， R/C=0 時，即啟動一次 A/D 轉換。在延時 后 STS=1 表示轉換正在進長春工業(yè)大學人文信息學院畢業(yè)設計 (論文 ) 電子信息系 31 行。經過一次轉換周期 Tc（典型值為 25us）后 STS 跳回低電平表示 A/D 轉換完畢，可以從數據輸出端讀取新的數據。 啟動 AD574A 轉換時序圖和 AD574A 讀周期時序圖如圖 a和圖 b所示。 (a).AD574A啟動轉換時序圖 (b).AD574A讀周期時序 AD574A 與單片機接口電路如圖 ： A L EP 0 . 7P 0 . 0W RR DP 3 . 2A 0 1 2 / 8 1 3C SD B 3D B 0D B 1 1D B 4C ER / CS T S1 491 081 21 171 5≥ 1≥ 1A D 5 7 4A T 8 9C 5 10 — 1 0 V0 — 2 0 V1 0 0 歐+ 1 5 V 1 5 V1 0 0 千 歐1 0 0 歐1 0 0 千 歐 1 5 V+ 1 5 V7 4 L S3 7 3A 0A 1A 7652 8 圖 AT89C51與 AD574 AT89C51 擴展可編程并行 I/O 芯片 8255 Intel 8255A 是一個為 8080/8085 微機系統(tǒng)設計的可編程通用并行接口電路，可適用于多種微處理器的 8 位并行輸入 /輸出接口芯片。 8255A 是一種 8 位并行 I/O 接口芯片， 8255A 有 24 條 I/O 引腳，分成 A， B 長春工業(yè)大學人文信息學院畢業(yè)設計 (論文 ) 電子信息系 32 兩大組（每組 12 條）允許獨立編程，工作方式分為方式 0、 1 和 2 三種。 使用 8255A 可實現一下各項功能： (1)并行輸入或輸出 8 位數據； (2)實現輸入數據的鎖存和輸出數據的緩沖； (3)提供多個通信接口聯(lián)絡控制信號（如中斷請求、外設準備好及選通脈沖等）； (4)通過讀取狀態(tài)字可實現程序對外設的查詢。 (1) 8255A 的結構 8255A 的內部結構如圖 (a)所示。 8255A 內部結構包括三個并行數據輸入 /輸出端口，兩個工作方式控制電路，一個讀 /寫控 制電路和 8 位總線緩沖器。 1. 端口 A、 B、 C A 口、 B 口和 C 口均是一個 8 位數據輸出鎖存器 /緩沖器和一個 8 位數據輸入緩沖器。通常， A口、 B 口作為數據輸入 /輸出端口， C 口作為控制 /狀態(tài)信息端口， C 口內部又分為兩個 4 位端口，每個端口有一個 4 位鎖存器，分別與 A 口和B 口配合使用，作為控制信號輸出或狀態(tài)信息輸出端口。 2. 工作方式控制電路 控制電路分為： A 組工作方式控制電路， B 組工作方式控制電路。 A 和 B 兩組共用控制命令寄存器，用來接收 CPU 的控制字（命令），根據控制字決定兩端口的 工作方式，也可以用控制字做到 C 口按位清“ 0”或按位置“ 1”。 A 組控制電路用來控制 A 口和 C 口的上半部分（ PC7~PC4）， B 組控制電路用來控制 B 口和 C 口的下半部分（ PC3~PC0）。 長春工業(yè)大學人文信息學院畢業(yè)設計 (論文 ) 電子信息系 33 圖 39 8255A 的內部結構及引腳 8255A 的引腳如圖 (b)所示。它采用雙列直插 40 腳封裝， 40 條引腳可分為兩組： 1. CPU 控制 信號 A. RESET 復位信號，輸入、高電平有效。當 RESET 端出現一高電平后， 8255A 將復位到初始狀態(tài)； B. D7~D0 數據總線，雙向、三態(tài)。 D7~D0 是 8255A 與 CPU 交換數據、控制字 /狀態(tài)字的總線，通常與系統(tǒng)數據總線連接； ，輸入、低電平有效。當 CS為低電平時，該 8255A 被選中， D7~D0 可以與 CPU交換信息，否則， D7~D0 處于高阻態(tài)； ，輸入、低電平有效。控制 8255A 送出數據或狀態(tài)信息到數據總線； ，輸入、低電平有效?？刂?把數據總線的數據或控制信息寫入 8255A； F. A1， A0 端口選擇信號，輸入。根據 A1， A0 的不同，將數據總線與不同的輸入 /輸出端口、控制寄存器和狀態(tài)寄存器相連。詳見表 310。 使用時一般將 A1， A0 與地址總線的低 2 位相連，故一片 8255A 占用 4 個 I/O 端口地址，分別對應端口 A、端口 B、端口 C 和控制寄存器。 2. 并行 I/O 端口信號 B. PB7~PB0 端口 B 的并行 I/O 數據線，雙向。 長春工業(yè)大學人文信息學院畢業(yè)設計 (論文 ) 電子信息系 34 C. PC7~PC0 端口 C 的并行 I/O 數據線，雙向。當 8255A 工作在方式 0 時，PC7~PC0 為兩組并行 I/O 數據線。當 8255A 工作與方式 1 或方式 2 時， PC7~PC0 分為兩組，作端口 A 和端口 B 的聯(lián)絡 . PA7~PA0 為 端口 A 的并行 I/O 數據線，雙向?？刂凭€，此時每根線將賦予新的功能。 (3) 8255A 的控制字和狀態(tài)字 8255A 共有兩個控制字和一個狀態(tài)字，控制字用來選擇工作方式或對 C 口控制。狀態(tài)字用來反映 8255A 的工作狀態(tài)。兩個控制字均在 A1A0=11 的情況下發(fā)送，共用一個設備地址。如果控制字的最高位 (D7)是 1，表示是工作方式控制字；如果最高位 (D7)是 0，表示是按位置數控制字。 工作方式控制字格式如圖 。工作方式控制字用于規(guī)定端口的工作方式，用 3 位 (D2~D0)對 B 組的工作方式進行設定，用 4 位 (D6~D3)對 A 組的工作方式進行設定。 按位置數控制字用于對 C 口的 I/O 引腳的輸出進行控制。其中 (D2~D0)指示輸出的位數； (D2~D0)指示輸出的值：“ 1”輸出高電平，“ 0”輸出低電平。顯然，利用按位置數控制字可使端口 C 中每一位分別產生輸出，而不影響其他各位。 8255A 沒有專門的狀態(tài)字，工作于方式 1 或方式 2 時，讀取端口 C 的 數據，即得狀態(tài)字。當狀態(tài)字中有效信息不滿 8 位時，所缺的即為對應端口 C 引腳的輸入電平。狀態(tài)字格式如圖 所示。 1 D 5 D 4 D 3 D 2 D 1 D 0D 6A 組方式選擇00 方式 0