【導讀】所謂的信號畸變現(xiàn)象，通常叫做失真。信號的失真分為三種:頻率失真，相位失真和波形失真。通過非線性失真測試可以考察傳輸網(wǎng)絡的失真性質，有利于改進傳輸網(wǎng)絡的性質。息產生，傳遞，接受過程中，必須認真分析處理好失真問題。各種非線性失真測試儀在電力、電。子、通信領域中得到廣泛應用。常用的失真度檢測儀器按測量原理大致可分為二大類:基波剔除。一般模擬式的測量儀采用基波剔除法，其缺點是需要提供未失真的基波信號而。且其低頻測量精度低。頻譜分析法是用頻率分析儀測量各次諧波的方法計算出波形失真度，但采。用此種方法的儀器價格較昂貴。論文首先介紹國內外傳統(tǒng)失真度分析儀的測量方法及應用

　　

【正文】 T和快速傅立葉反變換（ IFFT）算法合并在同一個程序中。 一般簡單的 FFT 實現(xiàn)框圖如下： 利用 FFT 進行頻譜分析 若信號本身是有限長的序列，計算序列的頻譜就是直接對序列進行 FFT 運算求得)(kX ， )(kX 就代表了序列在 ? ??2,0 之間的頻譜值。 幅度譜 ： )()()( 22 kXkXkX IR ?? 第 22 頁 相位譜 ： )()(a rc ta n)( kX kXkRI?? 若信號是模擬信號，用 FFT 進行譜分析時，首先必須對信號進行采樣，使之變成離散信號，然后就可按照前面的方法用 FFT 來對連續(xù)信號進行譜分析。按采樣定理，采樣頻率 sf 應大于 2 倍信號的最高頻率，為了滿足采樣定理，一般在采樣之前 要設置一個抗混疊低通濾波器。用 FFT 對模擬信號進行譜分析的方框圖如下所示。 FIFO 存儲單元在 FFT 算法中的應用 FFT 算法的處理過程開始于數(shù)據(jù)輸入過程，此過程中，采樣數(shù)據(jù)被讀入并保存在存儲器中；接下來用存儲的數(shù)據(jù)作 FFT 計算并輸出結果。 存儲單元 RAM 是用來存儲輸入數(shù)據(jù)和中間運算結果的單元，每次蝶形運算都要經(jīng)由 RAM 讀寫輸入輸出數(shù)據(jù)，在進行下一級變換的同時，首先應將結果回寫到讀出數(shù)據(jù)的 RAM 存貯器中，為加快 FFT 運算速度，構造了雙端口 FIFO RAM 來加大數(shù)據(jù)的吞吐量，其輸入輸出共用一個時鐘，在時鐘的下降沿寫入數(shù)據(jù)，上升沿讀出數(shù)據(jù)。雙端口FIFO RAM 可配置在片內或片外。內置 RAM是 FPGA 的一種新增資源。將 RAM 設置在 FPAG內部不存在驅動和 pad 延時問題，速度快且控制簡單，可提高系統(tǒng)的可靠性。為此，本設計應用 Atera FPGA 的內置 RAM 資源設計內置 RAM，提高系統(tǒng)總體速度和可靠性。以下是在 DSP Builder 里面設計的 FIFO 控制模塊： 圖 FFT 輸入控制信號 DSP Builder 生成的 FFT 模塊 如下圖所示： 抗混疊低通濾波器 采樣 T=1/fs N 點 FFT 第 23 頁 圖 FFT 模塊的輸入控制信號時序圖： 圖 輸入控制信號時序圖 FFT 輸入控制信號模塊如下圖所示： 圖 輸入信號控制模塊 第 24 頁 FFT 輸入控制信號： 圖 輸入控制信號 峰峰值檢測 FFT 輸出波形 （ 1）實部 圖 （ 2）虛部 圖 第 25 頁 （ 3）實部和虛部的模 圖 峰峰值檢測電路 圖 峰峰值檢測仿真輸出波形： 圖 第 26 頁 基波幅值參數(shù)和各次 諧波幅值參數(shù)的提取 在 DSP Builder中提取基波幅值參數(shù)和歌詞諧波幅值參數(shù)的模塊如圖 ： 圖 幅值提取仿真波形 第 27 頁 LCD 顯示電路設計 HB240128M1A顯示器的特色 本設計所用的 LCD 顯示器是 HB9188 系列的中文液晶顯示器，型號為：HB240128M1A，該 LCD 顯示器具有以下特色： 電源操作范圍： 點陣顯示范圍： 12832320X320 提供八位并行及標準 UART 接口 自動復位和指令復位 圖片顯示及動畫功能 繪圖 及文字畫面混合顯示功能 軟件控制背光開啟及閉合 低功耗省電設計（微安級別） 模組自帶自檢功能便于生產 體 WATCH DOG 功能 1 自帶 16 個鍵盤口 1 同時內置 16*16 和 12*12 點陣 1 可直接受控于 RS232 口，用于遠端顯示 1 自動溫控功能保證在極低溫度下正常工作 1 集成度高，降低生產成本，性價比優(yōu)越 HB240128M1A 顯示器硬件接口 并行接口 第 28 頁 圖 并口數(shù)據(jù)連接示意圖 接口協(xié)議為請求 /應答握手方式。應答 BUSY 高電平，表示 HB240128M1A 忙于內部處理，不能接收用戶命令； BUSY 低電平，表示 HB240128M1A 空閑，等待接收用戶命令。發(fā)送命令到 HB240128M1A，可在 BUSY＝０后的任意時刻開始，先把用戶命令的當前字節(jié)放到數(shù)據(jù)線上，接著發(fā)低電平 REQ 通知 HB240128M1A，請求處理當前數(shù)據(jù)線上的數(shù)據(jù)或命令，同時將應答線 BUSY 變?yōu)楦唠娖?，表明模塊已經(jīng)接收到數(shù)據(jù)并正在忙于對此數(shù)據(jù)的內部處理，此時，用戶對模塊的寫操作已經(jīng)順利完成，用戶可以撤銷數(shù)據(jù)線上的信號并可作模塊顯示以外的其它工作。具體的時序對應時間參數(shù)如下： 圖 串行接口 第 29 頁 圖 串口連接示 意圖 本設計采用并行接口方式。 整體電路板設計 整體電路板的設計包括電源電路、 A/D 采樣電路輸出與 FPGA 模塊接口及液晶顯示模塊與 FPGA 輸出接口電路的設計。電源電路為 A/D 轉換器和 FPGA 模塊提供電壓，電源部分提供了 。 １、 電源電路 第 30 頁 圖 ２、接口電路設計 圖 ３、接口電路及電源電路的 PCB 圖 圖 第 31 頁 本章小結 本章主要介紹了 軟 硬件的設計過程，這里的硬件設計包括 電源 電路 、 A/D 轉換電路、接口電路以及 LCD 顯示電路。 第 32 頁 第 4 章 實物完成情況 A／ D 板完成情況 A/D 板完成模擬信號到數(shù)字信號的轉換，并將轉換后的數(shù)字信號通過接口電路送到 FPGA 模塊。 A/D 板實物圖如下： 圖 FPGA 完成情況 FPGA 完成主要程序模塊的設計和下載，實物圖如下 圖 整體電路完成情況 將上述各模塊連接起來，得到總體電路： 第 33 頁 圖 第 34 頁 第 5 章 失真度測量誤差的分析 A/D 測量誤差 在此對 模擬信號的處理先是將模擬量經(jīng)過抽樣及 AD/變換后變成有限長的數(shù)字信號，這種處理是有限精度的，因而相對于理論設計就產生了誤差。分辨率是 A/D轉換器區(qū)分兩個輸入信號數(shù)值的能力。從理論上講模擬信號具有無限的分辨能力，而數(shù)字信號是不連續(xù)的，不管取的位數(shù)怎么多也只能接近實際值，因而 AD/轉換器的分辨能力是有限的。在 A/D 轉換的量化過程中，必須將采樣保持的電壓化成 A/D 轉換器能夠區(qū)分的最小單位的整數(shù)倍。由于模擬信號是連續(xù)的，那么它就不一定能被整除，因此量化過程不可避免的引入誤差，這種誤差稱為量化誤差。量化誤差實際是 A/D轉換器始終存在的碼距誤差，也是一個理論誤差。 運算過程中的有限字長效應造成的誤差 實際上無論是專用硬件還是用計算機軟件實現(xiàn)，數(shù)字信號處理系統(tǒng)的有關參數(shù)以及運算過程中的結果，都是存儲在有限字長單元，這樣一來就使得計算是有限精度的，也就導致了誤差的產生。數(shù)字信號處理系統(tǒng)中運算過程的有限字長效應所造成的誤差與運算方式和字長有關，在此數(shù)據(jù)處理過程中用到的定點乘法運算會引入舍入或截尾誤差，這種誤差是相加性的。定點加法運算不會引入任何誤差，但有動態(tài)范圍問題。若加法的結果超出了寄存器長度，截尾或舍入都無濟于事， 也就是說，它超過了表述的動態(tài)誤差，發(fā)生了溢出。 混迭效應和頻譜泄漏引入的誤差 當連續(xù)信號抽樣時，如果其頻率是帶限的，由抽樣定理可知采樣頻率最小為信號最高頻率分量的兩倍，否則抽樣后信號頻譜產生混迭誤差，在工程應用中為確保避免頻域混迭，一般把采樣頻率取得更高些，但也不宜過高，因為高的采樣頻率意味著采樣點數(shù)多，內存消耗大，運算時間長。 在 FFT 具體分析中，如采樣頻率越高，則頻率分辨率越粗；如數(shù)據(jù)分析長度越長，則頻率分辨率越高，但計算時間加長。實際信號的持續(xù)時間都是有限的，因而從理論上說起頻譜寬度是無限的， 無論多高的采樣頻率也不能滿足采樣定理，但超過一定范圍的高頻率分量對信號己無大影響。在信號的失真度測量中，一般分析到 1020次的諧波即可，在此取抽樣頻率等于信號基波的 64 倍，即 32 次諧波滿足抽樣頻率等于或大于信號頻率的奈奎斯特頻率，則信號的更高次諧波在頻率中引起的混迭現(xiàn)象可以被忽略。泄漏效應是由取樣采集截斷引起的。在實際過程中遇到的序列是無限長的，用 FTF 對其進行頻譜分析時需要將其截短為 N 的有限長序列，這里取有限個數(shù)據(jù)就相當于在時域乘一個矩形窗函數(shù)，則在頻域中相當于參與相乘的兩個波形各自的頻譜的 第 35 頁 周期卷積的過 程，卷積的結果造成頻譜的失真即泄漏。泄漏是無法消除的，只能根據(jù)要求折中選擇有關參量。減小泄漏的方法是首先去更長的數(shù)據(jù)，也就是窗寬加寬，當然數(shù)據(jù)太長，必然使運算存儲量都增加，其次數(shù)據(jù)不要突然截斷，即加各種緩變的窗。 基波測量誤差 基波測量即被測信號的頻率測量，其測量精確度對以后的測量有著很大影響。本設計的信號頻率測量采用的方法是先將被測信號通過過零比較整形成方波送到DSP 芯片的 BIO 端口，用軟件實現(xiàn)中斷，在中斷程序中用 DPS 的定時器 /計數(shù)器來完成頻率測量。首先，采用過零比較器要求在信號失真、噪聲、干擾比 較小的時候應用，因為當信號的諧波及干擾成分比較多時會使得信號在過零點反復震蕩影響過量檢測法的正確性。再次，使用定時器 /計數(shù)器測量頻率時，將被測信號作為門控信號，在被測信號的上升沿控制計數(shù)器實行計數(shù)，也就是說，計數(shù)過程可能在計數(shù)脈沖周期內的任何時刻開始，而計數(shù)器是通過計數(shù)脈沖的上升沿觸發(fā)的。因此，對于時間長度一定的計數(shù)過程，計數(shù)器所記得數(shù)值卻不一定相同，與實際值差， 1 個計數(shù)單位。由此可知，不管計數(shù)值為多少，其最大總誤差總是 *1 個計數(shù)單位，稱之為“計數(shù)誤差”。再次本設計測頻方法屬測周法，對于低頻信號來說測量精度 高，然而高頻信號的測量精度卻稍低。 第 36 頁 結 論 信號失真度測試主要有兩種方法 :基波抑制法和頻譜分析法。 基波抑制法是抑制信號的基波分量后把各次諧波分量綜合地測出來，再與信號的總有效值相比以求出失真的大小。這種方法結構簡單、使用方便。但只適用于低頻失真小的場合，在實際失真度較大的情況下測量誤差較大。頻譜分析法是基于非正弦的周期振蕩信號可分解成直流、基波和各次諧波的原理來進行測量的。其優(yōu)點是準確度高、適合低頻、高頻和超高頻等頻段的信號。到目前為止廣泛應用的 仍然是采用基波抑制法的非線性測試儀。 隨著微處理機技術和數(shù)字信號處理技術的快速發(fā)展，采用數(shù)字式、智能化的失真度測試儀己成為失真度測試儀器研究的一大熱點。本設計介紹了基于 DPS 的正弦信號數(shù)字式失真測量方案利用以數(shù)字頻率合成技術的 DDS 芯片來產生精確的采樣信號來控制數(shù)據(jù)的采集，利用 FFT 對采集的數(shù)據(jù)做頻譜分析，結果用 LCD 顯示。按照本方案設計的數(shù)字失真度儀具有測量誤差小、操作簡單、體積小成本低等特點。 綜上所述，本文的研究結果對失真度測試儀的發(fā)展和完善有較好的參考價值。但是本文的研究工作仍然有許多需要進一步完善 的地方如可測量的被測信號幅度范圍窄，對于微弱信號的測量可以使用程控前置放大器來解決，增加打印接口等。為了提高儀表的性能價格比系統(tǒng)往往設計成多功能系統(tǒng)。一個系統(tǒng)及其支持電路即可完成電壓測量、頻率測量、頻譜分析、失真度測量等多種功能。 第 37 頁 參考文獻 [1] 潘松，黃繼業(yè)，