【導讀】我國信息產業(yè)的一大熱點。與此同時，我國的燃氣收費管理仍然采用人工抄表的。方式，此方法嚴重影響居民生活，抄表既麻煩又勞累，工作量大，收費時間長，因此，智能IC卡燃氣表對于城市居民生活以及燃氣公司的收費管理有重大。整個系統(tǒng)包含硬件的選擇和制作、軟件的設計和調試，以及系統(tǒng)的。軟件和硬件的聯合調試?？?、報警顯示功能等部分。導下進行的研究工作及取得的成果。盡我所知，除文中特別加以標注和致。含我為獲得及其它教育機構的學位或學歷而使用過的材料。明并表示了謝意。以贏利為目的前提下，學?？梢怨颊撐牡牟糠只蛉績热?。其他個人或集體已經發(fā)表或撰寫的成果作品。對本文的研究做出重要貢獻。的個人和集體，均已在文中以明確方式標明。本人完全意識到本聲明的法。律后果由本人承擔。

　　

【正文】 電容式渦街流量傳感器工作原理 （ RCV420）變換器的設計 變換器的介紹 由于 SWINGWIRLⅡ電容式渦街流量傳感器輸出的是 0～ 20mA 或 4～ 20mA的電流信號，所以必須先將電流信號轉換為電壓信號。傳感器輸出的信號為 0～10mA 或 4～ 20mA 的電流信號，這一方面提高了信號遠距離傳送過程中的抗干擾能力，減少了信號的衰減；另一方面為與標準化儀表和執(zhí)行器匹配提供了方便。當模擬量輸入為電流信號時，就要經過電流 /電壓（ I/V）轉換處 理，得到適合 A/D轉換器使用的電壓信號。本文采用的 RCV420 變換器是美國 RURRBROWN 公司生產的精密電流環(huán)接收器芯片，用于將 4～ 20mA 輸入信號轉換成為 0～ 5V輸出信號，它具有很高的性能價格比。 它包含一個高級運算放大器、一個片內精密電阻網絡和一個精密 10V電壓基準。其總轉換精度為 ％，共模抑制比 CMR 達 86dB，共模輸入范圍達 177。 40V。 芯片如圖 所示。 RCV420 在滿量程時的電壓下降僅為 ，在環(huán)路中串有其他儀表負載，或者在對變送器電壓有嚴格限制的應用場合非常有用。 10V電壓基準提 供了一個典型溫漂為 5ppm/℃ 的精密 10V 輸出。 RCV420 無需其它外圍器件輔助，就能實現諸多功能。增益、偏置和 CMR 無需調節(jié)，較之由分立器件設計的印制板電路， RCV420具有更低的開發(fā)成本、制造成本和現場維護費用。 蘭州理工大學畢業(yè)設計 (論文 ) 17 圖 RCV420 變換器 工作原理 圖 是 RCV420 的功能框圖。當 4－ 20mA 電流輸入對應 0－ 5V電壓輸出時，要求電路的傳輸阻抗為： VOUT/IIN=5V/16mA=輸出（ 4mA 時 0V， 20mA 時 5V），放大器的輸出必須有一個偏置 :VOS=－ 4mA（ ） =－ 輸入電流信號接至 +IN 端還是接至－ IN 端取決與信號的極性，并經過中心抽頭 CT 返回地端。兩個匹配的 75Ω檢測電阻 Rs 構成對稱輸入，可最程度地抑制 CT 腳的共模電壓信號，消除不同輸入端電流在差分電壓轉換時的不均衡。檢測電阻將輸入的電流信號經差分放大器放大，轉換成一個與之成正比的電壓。位于放大器反饋通道中的 T 型網絡節(jié)點用于產生所需要的－ 偏置電壓。輸入電阻網絡提供了很高的輸入阻抗，并將共模輸入電壓衰減至運算放大器的共模信號容限內。 圖 功能框圖 蘭州理工大學畢業(yè)設計 (論文 ) 18 注意事項 電源和信號的連接圖 所示是 RCV420 電源和信號的正確接法。正負電源腳各接一個 1μF的退耦電容，并盡能地靠近放大器。為避免由外部電路引入的增益和 CMR 誤差，應按圖示方法接地，并確保最小接地電阻。輸入信號視其極性或接至 +IN 腳，或接至－ IN 腳，經中心抽頭 CT 腳返回地端。 電壓基準的輸出 Ref OUT腳應接至 Ref IN，以產生電平偏置。 Ref IN 腳不用時必須接地，以維持高共模抑制。 RCV420 的增益調節(jié)電路。在運放的反饋通道插入一個小電阻 R1，可以增大增益。采用此方法增大增益將導致 CMR 下降，因此，增益調節(jié)應盡可能的小，以滿足前期的設置。例如，用一個 125Ω電阻可使增益增大 1%，但 CMR 將下降約6dB。在檢測電阻上并聯匹配電阻 RX，可以減小增益。增益值由下式表示：VOUT/IIN=（ RX+RS）并聯 1%。為了維持高共模抑制，并聯 電阻的匹配很重要。并聯電阻的溫度參數的任何不一致，都將引起增益誤差和 CMR 的漂移。 偏置調零有兩個方法可對 RCV420 的輸出偏置電壓進行調零。一是用片內 10V基準作電平移動，對電壓基準的輸出進行調整。在 Rcv Com 腳外接低輸出阻抗運放，這種方法可對輸出偏置電壓進行較大范圍地調節(jié)。采用這個辦法調零， Ref IN腳必須與 Rcv Com 腳相連，且要求 Rcv Com 腳對地端為低阻抗，以維持高共模抑制。 圖 電源信號的基本接法 蘭州理工大學畢業(yè)設計 (論文 ) 19 A/D 轉換器的設計 TLC549 是美國德州儀器公司生產的 8 位串行 A/D 轉換器芯片，可與通用微處理器、控制器通過 I/O CLOCK、 CS、 DATA OUT 三條口線進行串接口。具有 4MHz 片內系統(tǒng)時鐘和軟、硬件控制電路，轉換時間最小可達 17μ s?？偸д{誤差最大為177。，典型功耗值為 6mW。起作用是將模擬量轉換為數字量。采用差分參考電壓高阻輸入，抗干擾，可按比例量程校準轉換。如圖 所示。 REF+：正基準電壓輸入 ≤REF+≤Vcc+。 REF－：負基準電壓輸入端， ≤REF≤。且要求：（ REF+）－（ REF）≥1V。 VCC：系統(tǒng)電源 3V≤Vcc≤6V。 GND：接地端。 圖 引腳 /CS：芯片選擇輸入端，要求輸入高電 平 VIN≥2V，輸入低電平 VIN≤。 DATA OUT：轉換結果數據串行輸出端，與 TTL 電平兼容，輸出時高位在前，低位在后。 ANALOGIN： 模擬信號 輸入端， 0≤ANALOGIN≤Vcc，當 ANALOGIN≥REF+電壓時，轉換結果為全 “1”(0FFH)， ANALOGIN≤REF電壓時，轉換結果為全“0”(00H)。 I/O CLOCK：外接輸 入 /輸出時 鐘輸入端，同于同步芯片的輸入輸出操作，無需與芯片內部系統(tǒng) 時鐘同步 。 當 /CS 變?yōu)榈碗娖胶螅? TLC549 芯片被選中， 同時前次轉換結果的最高有效位 MSB （ A7）自 DATA OUT 端輸出，接著要求自 I/O CLOCK 端輸入 8 個外部時鐘信號，前 7 個 I/O CLOCK 信號的作用，是配合 TLC549 輸出前次轉換結果的 A6A0 位，并為本次轉換做準備：在第 4 個 I/O CLOCK 信號由高至低的跳變之后，片內采樣 /保持電路對輸入模擬量采樣開始，第 8 個 I/O CLOCK 信號的下降沿使片內采樣 /保持電路進入保持狀態(tài)并啟動 A/D 開始轉換。轉換時間為 36 個系統(tǒng)時鐘周期，最大為 17us。直到 A/D 轉換完成前的這段時間內， TLC549 的控制邏輯要求：或者 /CS 保持高電平，或者 I/O CLOCK 時鐘端保持 36 個系統(tǒng)蘭州理工大學畢業(yè)設計 (論文 ) 20 時鐘周期的低電平。由此可見，在自 TLC549 的 I/O CLOCK 端輸入 8 個外部時鐘信號期間需要完成以下工作：讀入前次 A/D 轉換結果；對本次轉換的輸 入模擬信號采樣并保持；啟動本次 A/D 轉換開始。 如圖 所示。 圖 TLC549 工作時序 TLC549 與 AT89S52 芯片的連接方法 TLC548/549 采用串行方式來傳送數據，在和單片機連接時只需占用 3 根口線。其 I/O CLOCK 和 DATA OUT 可以和另外的 TLC548/549 或外部單元共用。具體的接口方法如圖 所示。 圖 TLC549 與 89S52 的連接 圖中 接轉換與輸出控制信號端， INT0 輸入 I/O 口與串行數據輸出連接，ALE 地址所存于 TLC549 的輸入 / 輸出時鐘口相連接。 當 CS 為高時，數據輸出（ DATA OUT）端處于高阻狀態(tài)，此時 I/O CLOCK蘭州理工大學畢業(yè)設計 (論文 ) 21 不起作用。這種 CS 控制作用允許在同時使用多片 TLC54 TLC549 時 ， 共用 I/O CLOCK，以減少多路 A/D 并用時 I/O 控制 端口。一組通常的時序為： （ 1）將 CS 置低。內部電路在測得 SC 下降沿后，在等待兩個內部時鐘上升沿和一個下降沿后，然后確認這一變化，最后自動將前一次轉換結果的最高位（ D7）輸出到 DATA OUT 端上。 （ 2）前四個 I/O CLOCK 周期的下降沿依次移出第 4 和第五個位（ DD D D3），片上采樣保持電路在第 4 個 I/O CLOCK 下降沿開始采樣模擬輸入。 （ 3）接下來的 3 個 I/O CLOCK 周期的下降沿將將移出 8（ D D0）個轉換位 （ 4）最后，片上采樣保持電路在 8 個 I/O CLOCK 周期下降沿將移出第 8（ D D D0）個轉換位保持功能將保持 4 內部周期，然后開始進行 32 個內部時鐘周期的 A/D 轉換。第 8 個 I/O CLOCK 后， CS 必須為高，或 I/O CLOCK保持低電平，這種狀態(tài)需要維持 36 個內部系統(tǒng)周期以等待保持和轉換工作的完成。如果 CS 為低時 I/O CLOCK 上出現一個有效地干擾脈沖，則微處理器 /控制器將于起降的 I/O 時序失去同步；若果 CS 為高時出現一次有效低電平，則將使引腳初始化，從而脫離原轉換過程。在 36 個內部系統(tǒng)時鐘周期結束之前，實施步驟（ 1） ～（ 4）可 重新啟動一次新的 A/D 轉換，與此同時，正在進行的轉換終止。此時的輸出時前一次的轉換結果而不是正在進行的轉換結果。若要在待定的時刻采樣模擬信號，應使第 8 個 I/O CLOCK 時鐘的下降沿與該時鐘對應，因為芯片雖在第 4個 I/O CLOCK 時鐘下降沿開始采樣，卻在第 8 個 I/O CLOCK 的下降沿開始保存。 單片機的設計 AT89S52 芯片及片內功能 AT89S52 是一種帶 4K 字節(jié)閃爍可編程可擦除只讀存儲器（ FPEROM—Falsh Programmable and Erasable Read Only Memory）的低電壓，高性能 CMOS8 位微處理器，俗稱單片機。該器件采用 ATMEL 高密度非易失存儲器制造技術制造，與工業(yè)標準的 MCS52 指令集和輸出管腳相兼容。由于將多功能 8 位 CPU 和閃爍存儲器組合在單個芯片中， ATMEL 的 AT89C52 是一種高效微控制器，為很多嵌入式控制系統(tǒng)提供了一種靈活性高且價廉的方案。 AT89S52 各引腳功能 AT89S52 單片機引腳圖如圖 所示 VCC：供電電壓。 蘭州理工大學畢業(yè)設計 (論文 ) 22 GND：接地。 P0 口： P0 口為一個 8 位漏級開路雙向 I/O 口，每 腳可吸收 8TTL 門電流。當 P1口的管腳第一次寫 1 時，被定義為高阻輸入。 P0 能夠用于外部程序數據存儲器，它可以被定義為數據 /地址的第八位。在 FIASH 編程時， P0 口作為原碼輸入口，當 FIASH 進行校驗時， P0 輸出原碼，此時 P0 外部必須被拉高。 P1 口： P1 口是一個內部提供上拉電阻的 8 位雙向 I/O 口， P1 口緩沖器能接收輸出4TTL 門電流。 P1 口管腳寫入 1 后，被內部上拉為高，可用作輸入， P1 口被外部下拉為低電平時，將輸出電流，這是由于內部上拉的緣故。在 FLASH編程和校驗時， P1 口作為第八位地址接收。 P2 口： P2 口為一個內部上拉電阻的 8 位雙向 I/O 口， P2 口緩沖器可接收，輸出 4個 TTL 門電流，當 P2 口被寫 “1”時，其管腳被內部上拉電阻拉高，且作為輸入。并因此作為輸入時， P2 口的管腳被外部拉低，將輸出電流。這是由于內部上拉的緣故。 P2 口當用于外部程序存儲器或 16 位地址外部數據存儲器進行存取時， P2 口輸出地址的高八位。在給出地址 “1”時，它利用內部上拉優(yōu)勢，當對外部八位地址數據存儲器進行讀寫時， P2 口輸出其特殊功能寄存器的內容。 P2 口在 FLASH 編程和校驗時接收高八位地址信號和控制信號。 圖 89S52 單片機 P3 口： P3 口管腳是 8 個帶內部上拉電阻的雙向 I/O 口，可接收輸出 4 個 TTL 門電流。當 P3 口寫入 “1”后，它們被內部上拉為高電平，并用作輸入。作為輸入，由于外部下拉為低電平， P3 口將輸出電流（ ILL）這是由于上拉的緣故。 P3 口也可作為 AT89S52 的一些特殊功能口，如下表所示： 蘭州理工大學畢業(yè)設計 (論文 ) 23 P3 口管腳 備選功能 RXD（串行輸入口） TXD（串行輸出口） /INT0（外部中斷 0） /INT1（外部中斷 1） T0（記時器 0 外部輸入） T1（記時器 1 外 部輸入） /WR（外部數據存儲器寫選通） /RD（外部數據存儲器讀選通） P3 口同時為閃爍編程和編程校驗接收一些控制信號。 RST：復位輸入。當振蕩器復位器件時，要保持 RST 腳兩個機器周期的高電平時間。 ALE/PROG：當訪問外部存儲器時，地址鎖存允許的輸出電平用于鎖存地址的地位字節(jié)。在 FLASH 編程期間，此引腳用于輸入編程脈沖。在平時， ALE 端以不變的頻率周期輸出正脈沖信號，此頻率為振蕩器頻率的 1/6。因此它可用作對外部輸出的脈沖或用于定時目的。然而要注意的是：每當用作外部數據存儲器 時，將跳過一個 ALE 脈沖。如想禁止 ALE 的輸出可在 SFR8EH 地址上置 0。此時， ALE 只有在執(zhí)行 MOVX， MOVC 指