【導(dǎo)讀】及計(jì)算機(jī)應(yīng)用領(lǐng)域的重要性日益突出。EDA技術(shù)就是以計(jì)算機(jī)為工具，設(shè)計(jì)者在EDA軟件平臺(tái)。計(jì)文件，然后由計(jì)算機(jī)自動(dòng)地完成邏輯編譯、化簡(jiǎn)、分割、綜合、優(yōu)化、布局、布線和仿真，直至對(duì)于特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。本設(shè)計(jì)是基于VHDL語言的自動(dòng)打鈴系統(tǒng)。的思路，整個(gè)系統(tǒng)需包含秒計(jì)時(shí)模塊、分計(jì)時(shí)模塊、時(shí)計(jì)時(shí)模塊、校時(shí)模塊、打鈴模塊。QuartusII開發(fā)環(huán)境中編譯和仿真所設(shè)計(jì)的程序，并逐一調(diào)試驗(yàn)證程序的運(yùn)行狀況。

　　

【正文】 LED7S 的輸出顯示在最左一個(gè)數(shù)碼管 8 上， CLK 選擇 CLK0，查附錄芯片引腳對(duì)照表 確定對(duì)應(yīng)的每個(gè)管腳。 實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)D9D16 D15 D14 D13 D12 D11 D10D8 D7 D6 D5 D4 D3 D2 D1PIO8PIO9PIO10PIO11PIO12PIO13PIO14PIO15SPEAKER實(shí)實(shí)實(shí)12345678實(shí)實(shí)實(shí)實(shí)FPGA/CPLDPIO0PIO1PIO2PIO3PIO4PIO5PIO6PIO7實(shí)1實(shí)2實(shí)3實(shí)4實(shí)5實(shí)6實(shí)7實(shí)8PIO15PIO8PIO47PIO44PIO43PIO40PIO39PIO36PIO35PIO32PIO31PIO28PIO27PIO24PIO23PIO20PIO19PIO16 圖 驗(yàn)證實(shí)驗(yàn)電路圖 選擇好在哪種工作模式下工作和查出各個(gè)引腳對(duì)應(yīng)的引腳號(hào)后進(jìn)行引腳鎖定，首先選擇Assignments pin，出現(xiàn)如圖 。 20 圖 引腳鎖定窗口 雙擊 CLK 欄的 location，確定對(duì)應(yīng)的引腳號(hào)，如圖 。 管腳鎖定后需要重新編譯，選擇 Processing Start Compilation 命令，進(jìn)行編譯。 圖 引腳鎖定 21 下載驗(yàn)證 把編程電纜一頭接到計(jì)算機(jī)的并口，一頭接到試驗(yàn)箱的 J2 接口上。 選擇 Tool Programmer 命令，彈出如圖窗口，在 Mode 表框中選擇 JTAG，并選中（打鉤）下載文件右側(cè)的第一個(gè)小方框。在 Hardware Setup 表框中選擇 ByteBlasterLPT1，如果顯示 “No Hardware” ，單擊 Add Hardware 按鈕，添加 ByteBlasterLPT1。 單擊 Start 按鈕即進(jìn)入對(duì)目標(biāo)器件 FPGA 的配置下載。具體如圖 所示： 圖 下載設(shè)置 最后進(jìn)行硬件驗(yàn)證， 在試驗(yàn)箱上，按下模式選擇鍵選擇模式顯示為 6，把時(shí)鐘 clock0 短路帽接在 1Hz 上，觀察數(shù)碼管 8 的輸出。 通過試驗(yàn)箱驗(yàn)證，本設(shè)計(jì)能實(shí)現(xiàn)自動(dòng)打鈴的功能。 22 總結(jié) 本設(shè)計(jì)表明，基于 VHDL 語言的自動(dòng)打鈴系統(tǒng)設(shè)計(jì)離不開先進(jìn)的 EDA 工具的支持?；赩HDL 語言的結(jié)構(gòu)化、層次化的設(shè)計(jì)方法是整個(gè)打鈴系統(tǒng)的主要設(shè)計(jì)方法。 為了實(shí)現(xiàn)自動(dòng)打鈴的設(shè)計(jì)要求，在整個(gè)設(shè)計(jì)包括了計(jì)時(shí)器模塊、校時(shí)模塊及顯示打鈴模塊。分和秒計(jì)數(shù)器模塊為 60 進(jìn)制的計(jì)數(shù)器，時(shí)模塊為 24 進(jìn)制的計(jì)數(shù)器。計(jì)數(shù)器模塊實(shí)現(xiàn)的是時(shí)鐘計(jì)時(shí)的功能，會(huì)和時(shí)鐘一樣進(jìn)行正常 計(jì)時(shí)，頻率為 1Hz。計(jì)時(shí)器在秒計(jì)時(shí)到 59 秒時(shí)向分進(jìn)位，然后清零后重新開始進(jìn)行 60 進(jìn)制的計(jì)數(shù)。同樣的，分計(jì)數(shù)器在計(jì)時(shí)到 59 分時(shí)時(shí)計(jì)數(shù)器會(huì)自動(dòng)的加 1。然后分計(jì)數(shù)器清零重新開始分計(jì)時(shí)。而當(dāng)時(shí)計(jì)數(shù)器計(jì)數(shù)到 24 時(shí)，整個(gè)計(jì)數(shù)器模塊都會(huì)全部清零，重新進(jìn)行計(jì)時(shí)。另外增加的校時(shí)模塊式為了調(diào)節(jié)系統(tǒng)時(shí)間，當(dāng)系統(tǒng)時(shí)間和實(shí)際時(shí)間產(chǎn)生較大的誤差時(shí)，按在校時(shí)模塊的 K K2 鍵對(duì)系統(tǒng)的分和時(shí)進(jìn)行調(diào)整。當(dāng)系統(tǒng)處于調(diào)分或調(diào)時(shí)狀態(tài)時(shí)，系統(tǒng)不會(huì)進(jìn)行正常計(jì)時(shí)。 整個(gè)設(shè)計(jì)是實(shí)現(xiàn)自動(dòng)打鈴功能，在預(yù)定的時(shí)間段規(guī)定的時(shí)間內(nèi)鈴聲響起響鈴時(shí)間要在顯示打鈴模塊對(duì) 其進(jìn)行控制，增加 IF 判斷語句對(duì)鈴聲進(jìn)行 30 秒控制。即在鈴聲該響起的時(shí)間連續(xù)給揚(yáng)聲器 30 秒的高電平，只要揚(yáng)聲器處于高電平期間，揚(yáng)聲器就會(huì)響起。 經(jīng)過實(shí)驗(yàn)箱下載驗(yàn)證后揚(yáng)聲器按預(yù)定的要求響起 30 秒，通過此次實(shí)驗(yàn)，我了解了 EDA 強(qiáng)大的硬件功能，通過學(xué)習(xí) VHDL 語言，對(duì)系統(tǒng)的各個(gè)模塊進(jìn)行編寫程序、調(diào)試、仿真，到運(yùn)行。最后下載到實(shí)驗(yàn)箱后鈴聲響起。 VHDL 的強(qiáng)大應(yīng)用功能在以后還需要進(jìn)一步的去學(xué)習(xí)和掌握，自動(dòng)打鈴系統(tǒng)的設(shè)計(jì)只涉及到了 EDA 技術(shù)的一小部分，要想學(xué)得更多東西還要去深入的去挖掘。 蘇州大學(xué) 本科生畢業(yè)設(shè)計(jì) 23 參考文獻(xiàn) (1)李云、侯傳教、 馮永浩 .VHDL 電路設(shè)計(jì)實(shí)用教程 [M]. 1 版 .北京機(jī)械工業(yè)出版社 (2）陳雪松 、滕立中 . VHDL 入門與應(yīng)用 [M]. 1 版 .北京人民郵電出版社 (3)趙世霞、譚耀麟 .基于 VHDL 語言的微機(jī)接口電路設(shè)計(jì) [M]. 1 版 .北京清華大學(xué)出版社 (4)侯伯亨、劉凱、顧新 .VHDL 硬件描述語言與數(shù)字邏輯電路設(shè)計(jì) [M]. 3 版。西安電子科技大學(xué)出版社 (5)周潤(rùn)景、蘇良碧 .基于 Quartus II 的數(shù)字系統(tǒng) Verilog HDL 設(shè)計(jì)實(shí)例詳解 [M]. 1版 .北京電子工 業(yè)出版社 蘇州大學(xué) 本科生畢業(yè)設(shè)計(jì) 24 蘇州大學(xué) 本科生畢業(yè)設(shè)計(jì) 25 附錄 芯片引腳對(duì)照表 結(jié)構(gòu)圖上的信號(hào)名 GW48CCP ，GWAK100A EP1K100QC208 GW48SOC+/ GW48DSP EP20K200/300EQC240 GWAK30/50 EP1K30/50TQC144 GWAC3 EP1C3TC144 引腳號(hào) 引腳名稱 引腳號(hào) 引腳名稱 引腳號(hào) 引腳名稱 引腳號(hào) 引腳名稱 PIO0 7 I/O 224 I/O0 8 I/O0 1 I/O0 PIO1 8 I/O 225 I/O1 9 I/O1 2 I/O1 PIO8 17 I/O 235 I/O8 20 I/O8 11 DPCLK1 PIO9 18 I/O 236 I/O9 21 I/O9 32 VREF2B1 PIO16 30 I/O 7 I/O16 30 I/O16 39 I/O16 PIO17 31 I/O 8 I/O17 31 I/O17 40 I/O17 PIO18 36 I/O 9 I/O18 32 I/O18 41 I/O18 PIO19 37 I/O 10 I/O19 33 I/O19 42 I/O19 PIO20 38 I/O 11 I/O20 36 I/O20 47 I/O20 PIO21 39 I/O 13 I/O21 37 I/O21 48 I/O21 PIO22 40 I/O 16 I/O22 38 I/O22 49 I/O22 PIO23 41 I/O 17 I/O23 39 I/O23 50 I/O23 PIO24 44 I/O 18 I/O24 41 I/O24 51 I/O24 PIO25 45 I/O 20 I/O25 42 I/O25 52 I/O25 PIO26 113 I/O 131 I/O26 65 I/O26 67 I/O26 PIO27 114 I/O 133 I/O27 67 I/O27 68 I/O27 PIO28 115 I/O 134 I/O28 68 I/O28 69 I/O28 PIO29 116 I/O 135 I/O29 69 I/O29 70 I/O29 PIO31 120 I/O 138 I/O31 72 I/O31 72 I/O31 PIO32 121 I/O 143 I/O32 73 I/O32 73 I/O32 PIO33 122 I/O 156 I/O33 78 I/O33 74 I/O33 PIO34 125 I/O 157 I/O34 79 I/O34 75 I/O34 蘇州大學(xué) 本科生畢業(yè)設(shè)計(jì) 26 PIO35 126 I/O 160 I/O35 80 I/O35 76 I/O35 PIO36 127 I/O 161 I/O36 81 I/O36 77 I/O36 PIO37 128 I/O 163 I/O37 82 I/O37 78 I/O37 PIO38 131 I/O 164 I/O38 83 I/O38 83 I/O38 PIO39 132 I/O 166 I/O39 86 I/O39 84 I/O39 SPEAKER 148 I/O 184 I/O 99 I/O50 129 I/O CLOCK0 182 I/O 185 I/O 126 INPUT1 123 I/O CLOCK2 184 I/O 181 I/O 54 INPUT3 124 I/O