【文章內(nèi)容簡介】 ：利用有限狀態(tài)機進行復雜時序邏輯的設(shè)計一、二、實驗目的 實驗原理 掌握利用有限狀態(tài)機(FSM)實現(xiàn)復雜時序邏輯的方法?？刂破魇荂PU的控制核心，用于產(chǎn)生一系列的控制信號，啟動或停止某些部件。CPU何時進行讀指令，何時進行RAM和I/O端口的讀寫操作等，都由控制器來控制。三、源代碼補充代碼nexstate /***************************** * TEST BENCH FOR CONTROLLER * *****************************/`timescale 1 ns / 1 nsmodule control_test。reg [8:0] response [0:127]。reg [3:0] stimulus [0:15]。reg [2:0] opcode。regclk。regrst_。regzero。integeri,j。reg[(3*8):1] mnemonic。// Instantiate controllercontrol c1(rd , wr , ld_ir , ld_ac , ld_pc , inc_pc , halt , data_e , sel , opcode , zero , clk , rst_)。// Define clockinitial beginclk = 1。forever begin10 clk = 0。10 clk = 1。endend// Generate mnemonic for debugging purposesalways @(opcode)begincase(opcode)339。h0: mnemonic = “HLT”。339。h1: mnemonic = “SKZ”。339。h2: mnemonic = “ADD”。339。h3: mnemonic = “AND”。339。h4: mnemonic = “XOR”。339。h5: mnemonic = “LDA”。339。h6: mnemonic = “STO”。339。h7: mnemonic = “JMP”。default : mnemonic = “???”。endcaseend// Monitor signalsinitialbegin$timeformat(9, 1, “ ns”, 9)。$display(“ timerd wr ld_ir ld_ac ld_pc inc_pc halt data_e sel opcode zero state”)。$display(“”)。//$shm_open(“”)。//$shm_probe(“A”)。//$shm_probe()。end// Apply stimulusinitialbegin$readmemb(“”, stimulus)。rst_=1。@(negedge clk)rst_ = 0。@(negedge clk)rst_ = 1。for(i=0。i@(posedge ld_ir)@(negedge clk){ opcode, zero } = stimulus[i]。end// Check responseinitialbegin$readmemb(“”, response)。@(posedge rst_)for(j=0。j@(negedge clk)begin$display(“%t %b %b %b%b%b%b%b%b %b%b%b”，$time,rd,wr,ld_ir,ld_ac,ld_pc,inc_pc,halt,data_e,sel,opcode,zero,)。if({rd,wr,ld_ir,ld_ac,ld_pc,inc_pc,halt,data_e,sel}!==response[j])begin : blkreg [8:0] r。r = response[j]。$display(ERRORTEST1 PASSED!111_00000// 18JMP BEGIN //run test again@1A 00000000// 1ADATA_1://constant 00(hex)11111111// 1BDATA_2://constant FF(hex)10101010// 1CTEMP://variableTEST2 PASSED!111_00000// 11JMP BEGIN//run test again@1A 00000001// 1ADATA_1://constant 1(hex)10101010// 1BDATA_2://constant AA(hex)11111111// 1CDATA_3://constant FF(hex)00000000// 1DTEMP: //opcode_operand // addrassembly code ////111_00011// 00JMP LOOP//jump to the address of LOOP @03 101_11011// 03LOOP:LDA FN2//load value in FN2 into accum110_11100// 04STO TEMP//store accumulator in TEMP010_11010// 05ADD FN1//add value in FN1 to accumulator110_11011// 06STO FN2//store result in FN2101_11100// 07LDA TEMP//load TEMP into the accumulator110_11010// 08STO FN1//store accumulator in FN1100_11101// 09XOR LIMIT //pare accumulator to LIMIT001_00000// 0ASKZ//if accum = 0, skip to DONE111_00011// 0BJMP LOOP//jump to address of LOOP000_00000// 0CDONE:HLT//end of program101_11111// 0DAGAIN: LDA ONE110_11010// 0ESTO FN1101_11110// 0FLDA ZERO110_11011// 10STO FN2111_00011// 11JMP LOOP//jump to address of LOOP@1A 00000001// 1AFN1://variablestores 2nd // 1CTEMP://temporary variable10010000// 1DLIMIT://constant 144stores 1st // 1Bdata2://5variablemax value00000110// 1ELIMIT:// 6constant 111111111// 1FAND1://FF and四、仿真結(jié)果與波形第二部分 電路綜合一、二、三、四、實驗目的 實驗內(nèi)容 源代碼門級電路仿真結(jié)果與波形 掌握邏輯綜合的概念和流程，熟悉采用Design Compiler進行邏輯綜合的基本方法。采用SYNOPSYS公司的綜合工具Design 。與實驗指導書中相同。五、思考題？是結(jié)構(gòu)化的描述。，對觸發(fā)器的延遲包括哪些信息？包括對邏輯單元和管腳的上升/下降時延的最大值、最小值和典型值。第三部分 版圖設(shè)計一、二、三、四、實驗目的 實驗內(nèi)容 源代碼仿真結(jié)果與波形 掌握版圖設(shè)計的基本概念和流程，熟悉采用Sysnopsys ICC工具進行版圖設(shè)計的方法。與實驗指導書中相同。布局規(guī)劃后結(jié)果未產(chǎn)生core ring和mesh前產(chǎn)生core ring和mesh后電源線和電影PAD連接后filler PAD填充后布局后結(jié)果時鐘樹綜合后結(jié)果布線后結(jié)果寄生參數(shù)的導出和后仿五、思考題 setup階段的主要工作。創(chuàng)建設(shè)計庫，讀取網(wǎng)表文件并創(chuàng)建設(shè)計單元，提供并檢查時間約束，檢查時鐘。在對之前的數(shù)據(jù)與信息進行讀取與檢查后保存設(shè)計單元。 pad？filler pad把分散的pad單元連接起來，把pad I/O區(qū)域供電連成一個整體。使它們得到持續(xù)供電并提高ESD保護能力。？描述有關(guān)電源連接的信息。對芯片大小、輸入輸出單元、宏模塊進行規(guī)劃，對電源網(wǎng)絡(luò)進行設(shè)計。對電路中的延時進行估計與分析，模擬時鐘樹的影響，按照時序要求，對標準化單元進行布局。設(shè)置時鐘樹公共選項；綜合時鐘樹；重新連接掃描鏈；使能傳播時鐘；PostCTS布局優(yōu)化；優(yōu)化時鐘偏移；優(yōu)化時序。實驗總結(jié)經(jīng)過數(shù)周的ASIC專業(yè)實驗，我對芯片設(shè)計流程、Verilog HDL語言、Linux基本指令和Vi文本編輯器有了基本的了解。雖然之前對芯片設(shè)計、VHDL一無所知，但通過實驗初步熟悉了ASIC的體系結(jié)構(gòu)和VHDL的基本語法，對電路中時鐘、寄生參數(shù)、元件布局帶來的影響也有了了解。我在實驗中也遇到了許多問題，但我在老師、助教、同學的幫助下解決了這些問題，也有了更多收獲。通過這次ASIC專業(yè)實驗，我加深了對本專業(yè)的認識。我會繼續(xù)努力成為合格的電子人。第四篇：北郵2014《現(xiàn)代通信技術(shù)》實驗報告二2014《現(xiàn)代通信技術(shù)》實驗報告二信息與通信工程學院現(xiàn)代通信技術(shù)實驗報告班級：姓名：序號： 學號： / 182014《現(xiàn)代通信技術(shù)》實驗報告二日期：2014年4月16日/30日目錄實驗一 微波通信實驗..................................................................................................3一、實驗原理........................................................................................................3二、實驗過程........................................................................................................3三、實驗心得體會................................................................................................3 實驗二 組網(wǎng)及VLAN的應(yīng)用....................................................................................4一、實驗目的........................................................................................................4二、實驗內(nèi)容............