【文章內容簡介】 書籍不算很多，網上這方面的資料也比較零碎，所以我就開始將Altera網站上這方面的資料系統(tǒng)的看一邊，這里推薦幾本網站上的handbook：①、Embedded Design Handbook②、Nios II Processor Reference Handbook③、Nios II Software Developer39。s Handbook④、Quartus II Handbook, Volume 4: SOPC Builder⑤、Quartus II Handbook, Volume 5: Embedded Peripherals看完這些handbook，總算基本明白整個架構，軟硬件設計方法，驅動的編寫等，感覺自己可以編一些嵌入式的程序了，不過雖然前面做的那塊ep2c5的板子支持NiosII系統(tǒng)，不過對于嵌入式設計來說還是顯得單薄了一點，沒有SDRAM，F(xiàn)lash這兩個比較基本的模塊，Ep2C5內嵌的RAM太小，程序寫不大，而且每次總要絞盡腦汁優(yōu)化程序代碼大小，很多時候優(yōu)化了后函數(shù)功能會受到限制，不利于初學者，也不利于調試。所以到這里我有產生了自己做一塊Nios開發(fā)板的想法(直接買比較貴，自己做便宜，而且還能鍛煉自己，一舉兩得)，通過借鑒其他開發(fā)板，選擇自己開發(fā)板上需要包含什么模塊，確定各個模塊使用什么芯片，閱讀各個芯片的datasheet，畫出原理圖并做出PCB圖，這塊板子我選的是Ep2c8Q208，比上一塊資源又將近多了一倍，板子上還有以下模塊：SDRAM，F(xiàn)lash，EPCS4，RS232，USB,VGA,PS2,AD,DA,LCD等，滿足了一般開發(fā)板的配置要求。板子回來以后調試了四五天，(flash工作了，LCD顯示了，RS232通了，USB通了，AD，DA工作了，SDRAM正常了...)，真是每天都有驚喜，每個模塊都編寫了NiosII軟件測試程序，調試硬件的時候對軟件的運行也更熟悉了。在這次調試的過程中真的學到了很多，為此專門寫了好幾頁調試筆記，下次拿出來和大家一起分享?，F(xiàn)在硬件平臺有了，NiosII也了解的差不多了，終于可以自己編寫一些規(guī)模大一點的程序了。以后的路還很長，不過也有很多驚喜在等著我們......第四篇：FPGA學習心得回想起自己學FPGA，已經有一段時間了，從開始的茫然，到后來的瘋狂看書，設計開發(fā)板，調電路，練習各種FPGA實例，到最后能獨立完成項目，一路走來，感受頗多，拿出來和大家分享，順便介紹下自己的一點經驗所得，希望對初學者有所幫助。廢話不說了，下面進入正題，學習FPGA我主要經歷了這么幾個階段：①、Verilog語言的學習，熟悉Verilog語言的各種語法。②、FPGA的學習，熟悉QuartusII軟件的各種功能，各種邏輯算法設計，接口模塊(RS232,LCD,VGA,SPI,I2c等)的設計，時序分析，硬件優(yōu)化等，自己開始設計簡單的FPGA板子。③、NiosII的學習，熟悉NiosII的開發(fā)流程，熟悉開發(fā)軟件(SOPC,NiosII IDE),了解NiosII的基本結構，設計NiosII開發(fā)板，編寫NiosII C語言程序，調試板子各模塊功能。先來說說第一個階段，現(xiàn)在主要的硬件描述語言有VHDL，Verilog兩種，在本科時老師一般教VHDL，不過現(xiàn)在Verilog用的人越來越多，其更容易上手(與C語言語法比較類似),也更靈活，現(xiàn)在的IC設計基本都用Verilog。像systemC，systemVerilog之類的應該還在萌芽階段，以后可能會有較大發(fā)展。鑒于以上原因我選擇了Verilog作為我學習的硬件描述語言。其實有C語言的基礎，學起Verilog的語言很簡單，關鍵要有并行的概念，所有的module，assign，always都是并行的，這一點與軟件語言有明顯不同。這里推薦幾本評價比較好的學習Verilog的書籍：①、《verilog 數(shù)字系統(tǒng)設計教程》，這本書對于入門是一本很好的書，通俗易懂，讓人很快上手，它里面的例子也不錯。但本書對于資源優(yōu)化方面的編程沒有多少涉及到。②、《設計與驗證Verilog HDL》，這本書雖然比較薄，但是相當精辟，講解的也很深入，很多概念看了這本書有種豁然開朗的感覺，呵呵。學習Verilog其實不用看很多書，基本的語法部分大家都一樣，關鍵是要自己會靈活應用，多做練習。Verilog語言學了一段時間，感覺自己可以編點東西，希望自己編的程序在板子上運行看看結果，下面就介紹我學習的第二個階段。剛開始我拿了實驗室一塊CPLD的開發(fā)板做練習，熟悉QuartusII的各種功能，比如IP的調用，各種約束設置，時序分析，Logiclock設計方法等，不過做到后面發(fā)現(xiàn)CPLD的資源不太夠(沒有內嵌的RAM、不能用SignalTapII，LE太少等)，而實驗室沒有FPGA開發(fā)板，所以就萌生了自己做FPGA開發(fā)板的意圖，剛好Cadence我也學的差不多了，就花了幾天時間主要研究了FPGA配置電路的設計，在板子上做了Jtag和AS下載口，在做了幾個用戶按鍵和LED，其他的口全部引出作為IO口，電路比較簡單，板子焊好后一調就通了(心里那個爽啊...)。我選的FPGA是cycloneII系列的EP2C5，資源比以前的FPGA多了好幾倍，還有PLL，內嵌的RAM，可以試試SignalTapII，用內嵌的邏輯分析儀測試引腳波形，對于FPGA的調試，邏輯分析儀是至關重要的。利用這塊板子我完成了項目中的幾個主要功能：RS232通信，指令譯碼，配置DDS，AD數(shù)據高速緩存，電子開關狀態(tài)設置等，在實踐中學習起來真的比平時快很多，用到什么學什么動力更大。這個時候我主要看的數(shù)據有這幾本感覺比較好：①、《Altera FPGA/CPLD 設計（基礎篇）》：講解一些基本的FPGA設計技術，以及QuartusII中各個工具的用法（IP，RTL，SignalProbe，SignalTapII，Timing Closure Floorplan，chip Editor等），對于入門非常好。②、《Altera FPGA/CPLD 設計（高級篇）》：講解了一些高級工具的應用，LogicLock，時序約束很分析，設計優(yōu)化，也講述了一些硬件編程的思想，作為提高用。③、《FPGA設計指南器件，工具和流程》：這本書看了他的目錄忍不住就買了，這本書講述了FPGA設計的各個方面，雖然每個方面都是點到為止，但能讓你有個整體的概念，了解FPGA的所有設計功能，了解FPGA開發(fā)的整個流程。④、在這里也推薦幾個學習FPGA比較好的論壇、aes_ready等信號，是該模塊的關鍵信號，通過將它們之間的時序關系通過時序圖反應出來，寫代碼時就可以做到胸有成竹，減少出現(xiàn)邏輯混亂的情況。聽起來似乎很簡單，但是執(zhí)行起來卻不容易，因為畫波形圖是一件很煩鎖的事(有一次一個模塊因為操作比較多我畫了8張時序圖)。但是請相信我，如果不這樣做，因為時序關系沒有處