【文章內(nèi)容簡介】 （ 11）可被用作串行 ROM。 （ 12）可提供工廠編程芯片（ QTP）。 （ 13） ESD 保護 4000V。 （ 14） 1,000,000 擦 /寫周期。 （ 15）八腳 DIP、 8 引線或者 14 引線 SOIC 封裝。 （ 16）提供很寬的溫度適用范圍： 芯片應(yīng)用： 24C04 與單片機的接口電路如圖 所示，圖中 RP RP2 為上拉電阻，大小為 。 24C04B/08B 支持雙向兩線總線和數(shù)據(jù)傳輸規(guī)程。若器件傳送數(shù)據(jù)到總線上，則定義器件為發(fā)送器。若器件 接受數(shù)據(jù)，則定義器件為接收器?？偩€必須在一個主器件控制下工作，主器件產(chǎn)生串行時鐘（ SCL），控制總線存取，并且產(chǎn)生開始和停止條件。同時 24C04B/08B 作為從器件工作。主器件和從器件都可工作于發(fā)送器或接收器的狀態(tài)。但是工作于何種狀態(tài)由主器件決定。 總線特性 總線規(guī)程定義如下： —— 僅當(dāng)總線不忙時，傳送數(shù)據(jù)才能開始。 —— 數(shù)據(jù)傳送期間，無論何時時鐘線為高，數(shù)據(jù)線保持穩(wěn)定。當(dāng)時鐘線為高時，數(shù)據(jù)線的變化認為是傳送的開始或停止。 （ 1）總線不忙（ A） 數(shù)據(jù)線和時鐘線保持高。 （ 2）開始傳送數(shù)據(jù)（ B） 時鐘（ SCL）為高， SDA 線由高到低的變化決定開始條件。所有的命令必須在開始條件以后進行。 （ 3）停止數(shù)據(jù)傳送（ C） 當(dāng)時鐘（ SCL）為高， SDA 線由高到低的變化決定停止條件。所有的操作必須在停止以前結(jié)束。 （ 4）數(shù)據(jù)有效（ D） 在開始條件以后，時鐘信號高電平周期期間，當(dāng)數(shù)據(jù)線穩(wěn)定時，數(shù)據(jù)線的狀態(tài)表示數(shù)據(jù)有效。 在時鐘信號低電平期間，數(shù)據(jù)線上的數(shù)據(jù)必須改變。每位數(shù)據(jù)需要一個時鐘脈沖。 每一次數(shù)據(jù)的傳送在開始條件下啟動，在停止條件下結(jié)束。在開始和停止條件之間傳送的數(shù)據(jù)字節(jié)數(shù)由主器件決定，并且在理論上是無限制的。盡管進 行一次寫操作時，僅最后 16 個字節(jié)將被存儲。當(dāng)發(fā)生重復(fù)寫操作時，后寫的數(shù)據(jù)將代替先寫的數(shù)據(jù)，以先入先出的方式工作。 （ 5）確認 在接收到每一個字節(jié)后，當(dāng)尋址時，每一接收器件必須產(chǎn)生一個確認位。主器件必須產(chǎn)生一個與此確認位相關(guān)的額外時鐘脈沖。 注意，如果內(nèi)部編程周期正在進行， 24C04B/08B 不產(chǎn)生任何確認位。 通過在相對與確認位時鐘脈沖的高電平期間拉 SDA 線為穩(wěn)定的低電平，器件可完成確認。當(dāng)然，建立和保持時間必須加以考慮。若不在從器件輸出的最后一個字節(jié)中產(chǎn)生確認位，主器件必須發(fā)一個數(shù)據(jù)結(jié)束信號給從器件。在這 種情況下，從器件必須保持數(shù)據(jù)線為高電平，以保證主器件能產(chǎn)生停止條件。 （ 6）器件尋址與操作 控制字節(jié)是跟隨在主器件發(fā)出的開始條件后面，首先收到的字節(jié)?？刂谱止?jié)的前四位由四位控制碼組成，當(dāng)控制碼為 1010時，對 24C04B/08B進行讀和寫操作?？刂谱止?jié)的后面三位是塊選擇位（ B B B0）。對24C04B/08B 而言， B2 位無關(guān)緊要。對 24C04B， B1 位無關(guān)緊要。主器件利用 B1 和 B0 來選擇對存儲器中那兩個或 4 個 256 字塊進行存取。這些位影響字節(jié)地址的最高有效位。 控制字節(jié)的最后一位（ R/W）決定對 24C04B/08B 進行讀或者寫操作。 當(dāng) R/W 位為“ 1”時，則進行讀操作。當(dāng) R/W 位為“ 0”時，則進行寫操作。在開始條件以后， 24C04B/08B 進行監(jiān)視 SDA 總線，檢查發(fā)送的控制字節(jié)。當(dāng)檢測 1010 碼時，從器件在 SDA 線上輸出一個確認信號。 R/W 位的狀態(tài)決定了 24C04B/08B 將選擇進行讀操作還是寫操作。 寫操作 （ 1）字節(jié)寫 主器件發(fā)出開始信號以后，主器件再發(fā)送四位器件碼、三位塊地址碼、以及邏輯低電平 R/W 位到總線上。這指示被尋址的從接收器，一個字地址和一個字節(jié)的數(shù)據(jù)將跟在第九個時鐘周期期間產(chǎn)生的確 認位之后。因此，主器件發(fā)送的下一個字節(jié)是字地址，并且它將被寫入到 24C04B/08B 的指針。 24C04B/08B 接收到另一個確認信號后，主器件將發(fā)送寫入到被尋址的存儲器中的數(shù)據(jù)字節(jié)。 24C04B/08B 再次發(fā)出確認信號，同時主器件產(chǎn)生停止條件。這樣會啟動內(nèi)部寫周期，并且在這段時間內(nèi) 24C04B/08B 將不產(chǎn)生確認信號。 （ 2）頁面寫 寫控制字節(jié)、字地址和第一個數(shù)據(jù)字節(jié)以與字節(jié)寫相同方式發(fā)送到24C04B/08B。但替代產(chǎn)生停止條件，主器件發(fā)送多達 16 個數(shù)據(jù)字節(jié)到24C04B/08B，這些數(shù)據(jù)字節(jié)暫存在片內(nèi)頁 面緩存器中，并在主器件發(fā)送停止信號以后寫入到存儲器中。接收到每一字節(jié)后，低四位順序地址指針位在內(nèi)部加 1。高七位順序字地址保持常數(shù)。如果主器件在產(chǎn)生停止條件以前發(fā)送多于 16 個字節(jié)的數(shù)據(jù)，地址計數(shù)器將循環(huán)，并且先接收到的數(shù)據(jù)將被覆蓋。像字節(jié)寫操作一樣，一旦停止條件被接收到，則內(nèi)部寫周期將開始。 （ 3）寫保護 當(dāng) WP 端連接到 Vcc， 24C04B/08B 可被用作串行 ROM，編程將被禁止， 并且整個存儲器是寫保護的。 顯示模塊的設(shè)計 顯示模塊原理圖如下： 電路設(shè)計中 74HC164 是比較典型的移位寄存器， 該移位寄存器有一個數(shù)據(jù)輸入端口、一個時鐘信號端口和八個輸出端口。如圖 14 所示。當(dāng)時鐘信號從低電平變?yōu)楦唠娖降臅r候?qū)⑤敵鲆粋€數(shù)據(jù)到輸出端 D0，當(dāng)時鐘第二次由低電平變?yōu)楦唠娖降臅r候?qū)⑤敵龅诙€數(shù)據(jù)到 D0，而第一個數(shù)據(jù)將轉(zhuǎn)移到 D1 端口。依此類推，每一個時鐘周期中都有一個串行數(shù)據(jù)輸出到D0，而其他的數(shù)據(jù)則不斷往高位移動直到所有數(shù)據(jù)傳輸結(jié)束。如果不再有時鐘周期輸入，則這些數(shù)據(jù)將暫存在輸出端。 圖 14 74HC164 各引腳 數(shù)碼管由 8 個發(fā)光二極管（以下簡稱字段）構(gòu)成， 數(shù)碼管管腳如圖14 所示， 通過不同的組合可用 來顯示數(shù)字 0 ?字符 A ? F、 H、 L、 P、R、 U、 Y、符號 “ ?” 及小數(shù)點 “ ?” 。數(shù)碼管的外形結(jié)構(gòu)如圖 15 所示。數(shù)碼管又分為共陰極和共陽極兩種結(jié)構(gòu)。 圖 15 數(shù)碼管管腳圖 數(shù)碼管工作原理：共陽極數(shù)碼管的 8 個發(fā)光二極管的陽極（二極管正端）連接在一起。通常，公共陽極接高電平（一般接電源），其它管腳接段驅(qū)動電路輸出端。當(dāng)某段驅(qū)動電路的輸出端為低電平時，則該端所連接的字段導(dǎo)通并點亮。根據(jù)發(fā)光字段的 不同組合可顯示出各種數(shù)字或字符。此時，要求段驅(qū)動電路能吸收額定的段導(dǎo)通電流，還需根據(jù)外接電源及額定段導(dǎo)通電流來確定相應(yīng)的限流電阻。 共陰極數(shù)碼管的 8 個發(fā)光二極管的陰極（二極管負端）連接在一起。通常，公共陰極接低電平（一般接地），其它管腳接段驅(qū)動電路輸出端。當(dāng)某段驅(qū)動電路的輸出端為高電平時，則該端所連接的字段導(dǎo)通并點亮，根據(jù)發(fā)光字段的不同組合可顯示出各種數(shù)字或字符。此時，要求段驅(qū)動電路能提供額定的段導(dǎo)通電流，還需根據(jù)外接電源及額定段導(dǎo)通電流來確定相應(yīng)的限流電阻。 C8051F360 單片機外接 8 片 74HC164 作為 8 位 LED 顯示接口，把單片機的 P1^0 作為數(shù)據(jù)輸出線， P1^1 作為移位時鐘脈沖。 74LS164 為 TTL 單向 8 位移位寄存器，可實現(xiàn)串行輸入，并行輸出。其中 A、 B（第 2 腳）為串行數(shù)據(jù)輸入端， 2 個引腳按邏輯與運算規(guī)律輸入信號，共一個輸入信號時可并接。 CLK 為時鐘輸入端，可連接到 P1^1 端。每一個時鐘信號的上升沿加到 CLK 端時，移位寄存器移一位， 8 個時鐘脈沖過后， 8 位二進制數(shù)全部移入 74LS164 中。 Q0?Q 7 并行輸出端分別接 LED 顯示器的g e 各段對應(yīng)的引腳上。在給出了 8 個脈沖后，最先進入 74LS164的第一個數(shù)據(jù)到達了最高位，然后再來一個脈沖，第一個脈沖就會從最高位移出， 8 片 74HC164 首尾相串，而時鐘端則接在一起，這樣，當(dāng)輸入 8個脈沖時，從單片機 P1^0 端輸出的數(shù)據(jù)就進入到了第一片 74LS164 中了，而當(dāng)?shù)诙€ 8 個脈沖到來后，這個數(shù)據(jù)就進入了第二片 74LS164，而新的數(shù)據(jù)則進入了第一片 74LS164，這樣，當(dāng)?shù)?8 個 8 個脈沖完成后， 8 位數(shù)據(jù)便顯示在八段數(shù)碼管上了。 掉電保護模塊的設(shè)計 存儲部分電路原理圖如下： 存儲部分電路如上圖 ,采用 AT24C16 存儲芯片，其具有以下特性特性： （ 1）與 400KHz I2C 總線兼容 （ 2） 到 伏工作電壓范圍 （ 3）低功耗 CMOS 技術(shù) （ 4） 寫保護功能當(dāng) WP 為高電平時進入寫保護狀態(tài) （ 5） 頁寫緩沖器 （ 6） 自定時擦寫周期 （ 7） 1,000,000 編程 /擦除周期 （ 8） 可保存數(shù)據(jù) 100 年 （ 9） 8 腳 DIP SOIC 或 TSSOP 封裝 圖 17 AT24C16 管腳圖 AT24C16 支持 C 總線數(shù)據(jù)傳送協(xié)議 ,I2C 總線協(xié)議規(guī)定 ,任何將數(shù)據(jù)傳送到總線的器件作為發(fā)送器 ,任何從總線接收數(shù)據(jù)的器件為接收器 ,數(shù)據(jù)傳送是由產(chǎn)生串行 時鐘和所有起始停止信號的主器件控制的 ,主