【文章內(nèi)容簡介】 ，ROM和RAM的容量分別為2K和8K，ROM的首地址為0000H，RAM的末地址為3FFFH。(1)ROM存儲器區(qū)域和RAM存儲器區(qū)域的地址范圍分別為多少?(2)畫出存儲器控制圖及與CPU的連接圖。解：（1）ROM的首地址為0000H，ROM的總容量為2K8；RAM的末地址為3FFFH，RAM的總容量為8K8，所以首地址為：2000H。（2）設計方案（3）方法一以內(nèi)部地址多的為主，地址譯碼方案為：用A13來選擇，當A13=1時選RAM，當A13A12A11=000時選ROM，如圖所示。4）方法二以內(nèi)部地址少的為主，地址譯碼方案為：用A13A12A11作譯碼器輸入，則Y0選ROM，YYYY7均選RAM，如圖所示。 8位的ROM芯片和8K4位的RAM芯片組成存儲器，按字節(jié)編址，其中RAM的地址為2000H~7FFFH，ROM的地址為9000H~BFFFH，畫出此存儲器組成結構圖及與CPU的連接圖。解：RAM的地址范圍展開為001 0000000000000~011 11111111111，A12A0從0000H~1FFFH，容量為8K，高位地址從001~011 所以RAM的容量為8K3=24K。RAM用8K4的芯片組成，需8K4的芯片共6片。ROM的地址范圍展開為1001 000000000000~1011 111111111111，A11A0從000H~FFFH，容量為4K，高位地址A15A14A13A12,從1001~1011，所以ROM的容量為4K3=12K。ROM用4K8的芯片組成，需4K8的芯片3片。地址譯碼方案：用A15A14A13A12作譯碼器輸入，則Y2和Y3選RAM1，Y4和Y5選RAM2，Y6和Y7選RAM3，Y9選ROM1，Y10選ROM2，Y11選ROM3。儲器的組成結構圖及與CPU的連接圖如圖所示。第六章 ：用以存放當前正在執(zhí)行的指令。PC程序計數(shù)器：即指令地址寄存器。存放當前正在執(zhí)行的指令地址或下一條指令地址。指令地址形成:(PC)+1PC?；? 轉移指令修改其內(nèi)容。時序控制信號形成部件：根據(jù)當前正在執(zhí)行的指令的需要，產(chǎn)生相應的時序控制信號 指令譯碼器：對指令寄存器中的操作碼進行分析解釋，產(chǎn)生相應的控制信號。脈沖源：脈沖源產(chǎn)生一定頻率的脈沖信號作為整個機器的時鐘脈沖，是機器周期和工作脈沖的 基準信號。：1）當指令取入IR中以后，根據(jù)操作碼進行譯碼，得到相應指令的第一條微指令的地址。2）指令譯碼部件可用只讀存儲器組成，將操作碼作為只讀存儲器的輸入地址，該單元的內(nèi)容即為相應的微指令在控制存儲器中的地址。3）根據(jù)控制存儲器中的地址從控制存儲器取出微指令，并將它存放在微指令寄存器中。4）控制字段各位的輸出通過連接線直接與受控制的門相連，于是就提供了在本節(jié)所提出的控制信號。，除了操作控制信號的形成方法和原理有差別外，其余的組成部分沒有本質(zhì)上的差別。最顯著差異為兩點： 1）實現(xiàn)微程序控制器的控制功能是在存放微程序的控制存儲器和存放當前正在執(zhí)行的微指令的寄存器直接控制下實現(xiàn)的，特點:電路比較規(guī)整，:電路顯得零亂且復雜，尤其是指令系統(tǒng)復雜的計算機，一般都采用微程序來實現(xiàn)控制功能。2）性能微程序控制的速度比硬布線控制的速度低，例如在RISC(精簡指令系統(tǒng)計算機)中，一般選用硬布線邏輯。習題 ，平均每條指令由12條微指令組成，其中有一條取指微指令是所有指令公用的，設微指令長度為32位。請算出控制存儲器容量。解：微指令所占的單元總數(shù)：(801280+1) 32=（8011+1) 32 =881 32 所以控制存儲器容量可選IK 32。~I8所包含的微命令控制信號。試設計微指令控制字段要求所用的控制位最少，而且保持微指令本身內(nèi)在的并行性。解：微指令與包含的命令對應表如表所示。從表中可知，E、F、H及B、I、J分別兩兩互斥，所以微指令控制字段格式設計如下：，微指令字長24位，水平型編碼控制的微指令格式，斷定方式，共有微命令30個，構成4個相斥類，各包含5個、8個、14個和3個微命令，外部條件共3個。（1）控制存儲器的容量應為多少?（2）設計出微指令的具體格式。解：（1）30個微命令構成4個相斥類，其中5個相斥微命令需3位編碼；8個相斥微命令需4位編碼，14個相斥微命令需4位編碼，3個相斥微命令需2位編碼：外部條件3個,采用斷定方式需2位控制位。以上共需15位。微指令字長24位，采用水平型編碼控制的微指令格式，所以還剩9位作為下址字段，這樣控制存儲器的容量應為512）微指令的具體格式如圖所示。，它具有+(加)、(減)、M(傳送)種操作。（1）寫出圖中1~12表示的運算器操作的微命令。（2）指出相斥性微操作。（3）設計適合此運算器的微指令格式。解:（1）圖中1~12表示的運算器操作的微命令分別為：1：+ 2：3：M 4：R1→A 5：R2→A 6：R3→A 7： R3→B 8：R2→B 9：R1→B 10： BUS→R1 11： BUS→R2 12： BUS→R3（2）以下幾組微命令是相斥的：1：+ 2：3：M 4：R1→A 5：R2→A 6：R3→A 7： R3→B 8：R2→B 9：R1→B 10： BUS→R1 11： BUS→R2 12： BUS→R3（3）此運算器的微指令格式如圖所示。，其存儲器容量為51240(位)，微程序在整個控制存儲器中實現(xiàn)轉移，可控制微程序的條件共12個，微指令采用水平型格式，后繼微指令地址采用斷定方式，如下所示:解：（1）假設判別測試字段中每一位為一個判別標志，那么由于有12個轉移條件，故該字段為4位，下地址字段為9位。由于控制容量為512單元，微命令字段是(4049)=27位。（2）對應上述微指令格式的微程序控制器邏輯框如圖所示：其中微地址寄存器對應下地址字段，P字段即為判別測試字段，控制字段即為微命令子段，后兩部分組成微指令寄存器。地址轉移邏輯的輸入是指令寄存器OP碼，和各狀態(tài)條件：以及判別測試字段所給的判別標志(某一位為1)，其輸出修改微地址寄存器的適當位數(shù)，從而實現(xiàn)微程序是分支轉移。，其中包括一個累加寄存器AC、一個狀態(tài)寄存器和其他四個寄存器，各部分之間的連線表示數(shù)據(jù)通路，箭頭表示信息傳送方向。(1)。(2)簡述取指令的數(shù)據(jù)通路。(3)簡述完成指令LDA X的數(shù)據(jù)通路（X為內(nèi)存地址，LDA功能為(X)→(AC)）(4)簡述完成指令ADD Y的數(shù)據(jù)通路(Y為內(nèi)存地址，ADD功能為(AC)+(Y)→(AC))。(5)簡述完成指令STA Z的數(shù)據(jù)通路(Z為內(nèi)存地址,STA功能為(AC)→(Z))。解:(1)A為數(shù)據(jù)緩沖寄存器MDR，B為指令寄存器IR，C為主存地址寄存器MAR，D為程序計數(shù)器PC。(2)取指令的數(shù)據(jù)通路：PC→MAR → MM → MDR → IR(3)指令LDA X的數(shù)據(jù)通路：X → MAR → MM → MDR → ALU → AC(4)指令ADD Y的數(shù)據(jù)通路：Y → MAR → MM → MDR → ALU → ADD → AC(5)指令STA Z的數(shù)據(jù)通路：Z → MAR，AC → MDR → MM第十章(1)關中斷，進入不可再