【文章內(nèi)容簡(jiǎn)介】 下的情況直接讀寫(xiě)，除了寄存器 C、 D 和寄存器第 7 與秒字節(jié)的高位為只讀 6。 6 DS12887 數(shù)據(jù)手冊(cè) [OL]， DALLAS 公司出品 9 圖 36 DS12887 與 89S52 的連接 本設(shè)計(jì)中 DS12887的 D0到 D7引腳接 89S52的 P0口作為數(shù)據(jù)和地址的傳送通道。片選 CE 由單片機(jī) 的 控制信號(hào)。因?yàn)橐婕暗酵獠看鎯?chǔ)設(shè)備的寫(xiě)入和讀取，所以 DS12887 的 RD 和 WR 兩個(gè)引腳，直接接 89S52 的 RD和 WR 兩個(gè)引腳，可以實(shí)現(xiàn)外部存儲(chǔ)的通信控制。而 AS引腳自然接到單片機(jī)的 ALE 引腳。要使得 DS12887 可以正常的工作，就必須使得 RESET 置于低電位 200ms 以上，所以在 VCC 之間連接一個(gè)電阻并在 GND 之間連接一個(gè)電容，這樣就可以使得充電時(shí)間保持有 200MS 以上的低電位，并且正常工作接上電源 VCC。其余引腳在本設(shè)計(jì)中均沒(méi)有涉及到，所以給于置空處理。圖 36就是本設(shè)計(jì)中的電路連接實(shí)際情況。 X5045 看門(mén)狗定時(shí)器及復(fù)位電路 X5045 的特點(diǎn)是一種集看門(mén)狗 、電壓監(jiān)控和串行 EEPROM 三種功能于一身的可編程電路。這種組合設(shè)計(jì)減少了電路對(duì)電路板空間的需求。 X5045 中的看門(mén)狗對(duì)系統(tǒng)提供了保護(hù)功能。當(dāng)系統(tǒng)發(fā)生故障而超過(guò)設(shè)置時(shí)間時(shí)，電路中的看門(mén)狗將通過(guò) RESET信號(hào)向 CPU 作出反應(yīng)。 X5045 提供了三個(gè)時(shí)間值供用戶(hù)選擇使用。它所具有的電壓監(jiān)控功能還可以保護(hù)系統(tǒng)免受低電壓的影響，當(dāng)電源電壓降到允許范圍以下時(shí)，系統(tǒng)將復(fù)位，直到電源電壓返回到穩(wěn)定值為止。 X5045 的存儲(chǔ)器與 CPU 可通過(guò)串行通信方式接 口，共有 4096 個(gè)位，可以按 512 x 8 個(gè)字節(jié)來(lái)放置數(shù)據(jù)?？梢源娣?512 10 個(gè)字節(jié)，可擦寫(xiě) 100 萬(wàn)次以上并且存儲(chǔ) 100 年。 7 圖 37 X5045 引腳 X5045 的管腳排列如圖 37 所示，它共有 8 個(gè)引腳，各引腳的功能如下： CS ：電路選擇端，低電平有效 SO ：串行數(shù)據(jù)輸出端； SI ：串行數(shù)據(jù)輸入端； SCK：串行時(shí)鐘輸入端； WP ： 寫(xiě)保護(hù)輸入端，低電平有效； RESET ：復(fù)位輸出端； VCC ：電源端； VSS ：接地端。 本設(shè)計(jì)中由于 X5045 是利用 SPI 通信協(xié)議的，所以電路連接十分簡(jiǎn)單。 SI 和SO 分別接 89S52 的 和 用作數(shù)據(jù)的傳輸使用。而 CS 和 SCK 分別接單片機(jī)的 和 用作控制端口使用。而 WP 和 Vcc 是直接接電源， RS 上拉 10k 電阻接電源，并且接上 89S52 的 RESET 引腳，用作控制單片機(jī)復(fù)位信號(hào)使用，并且上電復(fù)位。設(shè)計(jì)中所用到的電路圖如圖 38 所示。 圖 38 設(shè)計(jì)中 X5045 的連接 7 X5045 數(shù)據(jù)手冊(cè) [OL], Intersil 公司出品。 11 電源電路 電源采用直流電源變壓器輸出 12V 的電壓，其電源連接電路如圖 39 所示，并由去耦電容、開(kāi)關(guān)、 7085 穩(wěn)壓器及電源指示燈組成。直流 12V 再經(jīng)過(guò)電容濾波， 7805集成穩(wěn)壓器穩(wěn)壓成為穩(wěn)定的 +5V 電源，用一個(gè)發(fā)光二極管指示燈指示電源狀態(tài)。電路安全穩(wěn)定可靠，測(cè)試電壓為 +5V，并且在 12V 和 5V 電路中引線(xiàn)排針，以供日后使用。 8 圖 39 電源連接電路 （二）功能模塊部分 該部分中主要由數(shù)據(jù)采集模塊、人機(jī)接口模塊、信號(hào)處理模塊、 ISP 下載程序模塊和聲光報(bào)警模塊?？梢詫?shí)現(xiàn) 89S52 單片機(jī)的對(duì)傳感器信號(hào) 進(jìn)行采集計(jì)算比較，并產(chǎn)生相應(yīng)的報(bào)警措施。人機(jī)對(duì)話(huà)方面，可以通過(guò)鍵盤(pán)和顯示來(lái)調(diào)節(jié)各個(gè)通道的設(shè)置值，并且查看現(xiàn)場(chǎng)測(cè)試值。并且自行進(jìn)行 DIY 的 ISP 程序加載模塊，可以對(duì)程序進(jìn)行燒寫(xiě)。 TLC2543 的數(shù)據(jù)采集單元 本 設(shè)計(jì) A/D 轉(zhuǎn)換器選擇了 TLC2543，該芯片是 TLC2543 是德州儀器公司 (TI)新型模數(shù)轉(zhuǎn)換器 (ADC)，具有 l2 位的分辨率，使用開(kāi)關(guān)電容逐次逼近技術(shù)完成 AD轉(zhuǎn)換過(guò)程，提供的最大采樣率為 66KSPS，供電電流僅需 1mA(典型值 )。它除具有 8單片機(jī)制作專(zhuān)輯 [J],《無(wú)線(xiàn)電》雜志 12 高速的轉(zhuǎn)換器和通用的控制能力外，還具有通用靈活的串 行接口 (SPI)。它被廣泛運(yùn)用于數(shù)據(jù)采集系統(tǒng) 。 TLC2543 是 l2位開(kāi)關(guān)電容逐次逼近型 ADC 每個(gè)器件有三個(gè)控制輸入端：片選(CS)、輸入 /輸出時(shí)鐘 (I/O CLK)及地址數(shù)據(jù)輸入端 (DATA INPUT)。它還可以通過(guò)一個(gè)串行的 3 態(tài)輸出端 (DATA OUT)與主處理器或其它外圍的串行口通訊，輸出轉(zhuǎn)換結(jié)果。通過(guò)編程器件的 DATA INPUT 管腳串行輸入的 8 位通道 /方式控制字節(jié)的高 4 位(MSBs)，可選擇 11個(gè)模擬輸入通道中的任一個(gè)。可用同樣的方法選用另外三個(gè)測(cè)試電壓 VREF+、 VREF、（ VREF++VREF） /2,用于轉(zhuǎn)換器的枝正或其它用途。通道／方式控制字節(jié)的低四位 (LSBs)用于選擇輸出數(shù)據(jù)的長(zhǎng)度 ( 12 或 16 位 )、輸出數(shù)據(jù)的順序(以 MSB 開(kāi)始或 LSB 開(kāi)始 )和是否需要單極性 (二進(jìn)制 )或雙極性 (二進(jìn)制補(bǔ)碼 )格式。 TLC2543 的功能 特點(diǎn) ， 12 bit 分辨率 A／ D 轉(zhuǎn)換器； 在工作溫度范圍內(nèi) 10us轉(zhuǎn)換時(shí)間； 11 個(gè)模擬輸入通道； 4) 3 路內(nèi)置自測(cè)試方式；采樣率為 66 kb/s；線(xiàn)性誤差 +1LSB(max)；有轉(zhuǎn)換結(jié)束 (EOC)輸出；具有單、雙極性輸出；可編程的 MSB或 LSB 前導(dǎo)；可編程的輸出數(shù)據(jù)長(zhǎng) 度 9。 TLC2543 引腳介紹如圖 310 所示。 圖 310 TLC2543 的引腳圖 AIN0— AIN10 為模擬輸入端；／ CS 為片選端 ， 由高到低有效，由外部輸入； DIN為串行數(shù)據(jù)輸入端 ， 用于選擇轉(zhuǎn)換及輸出數(shù)據(jù)格式； DOUT 為 A／ D轉(zhuǎn)換結(jié)果的三態(tài)串行輸出端 ， A／ D轉(zhuǎn)換結(jié)果的輸出端； EOC 為轉(zhuǎn)換結(jié)束端 ， 向外部輸出； CLK 為 I／ O 時(shí)鐘 ， 由外部輸入； REF+為正基準(zhǔn)電壓端 ， 一般接 +5V； REF 一為負(fù)基準(zhǔn)電壓端 ，一般接地； VCC 為電源 ， 一般接 +5V； GND 為地。 TLC2543 的工作過(guò)程分為兩個(gè)周期 與 接口時(shí)序 ，分別為 I/O 周期 、 轉(zhuǎn)換周期 和 接口 9 TLC2543 數(shù)據(jù)手冊(cè) [OL]， Texas Instrument 公司出品 13 時(shí)序 。 a) I/O 周期 I/O 周期由外部提供的 I/O CLOCK 定義 ,延續(xù) 12 或 16 個(gè)時(shí)鐘周期 ,決定于選定的輸出數(shù)據(jù)長(zhǎng)度。器件進(jìn)入 I/O 周期后同時(shí)進(jìn)行兩種操作。 在 I/O CLOCK 的前 8 個(gè)脈沖的上升沿 ,以 MSB 前導(dǎo)方式從 DATA INPUT 端輸入 8位數(shù)據(jù)流到輸入寄存器。其中前 4 位為模擬通道地址 ,控制 14 通道模擬多路器從 11個(gè)模擬輸入和三個(gè)內(nèi)部測(cè)電壓中選通一路送到采樣保持電路 ,該電路從第 4 個(gè) I/O CLOCK脈沖的下降沿開(kāi)始對(duì)所選信號(hào)進(jìn)行采樣 ,直到最后一個(gè) I/O CLOCK脈沖的下降沿。 I/O 周期的時(shí)鐘脈沖個(gè)數(shù)與輸出數(shù)據(jù)長(zhǎng)度 (位數(shù) )同時(shí)由輸入數(shù)據(jù)的 D D2 位選擇為 12 或 16。當(dāng)工作于 12 或 16 位時(shí) ,在前 8 個(gè)時(shí)鐘脈沖之后 ,DATA INPUT無(wú)效。 在 DATA OUT 端串行輸出 12 或 16 位數(shù)據(jù)。當(dāng) CS 保持為低時(shí) ,第一個(gè)數(shù)據(jù)出現(xiàn)在 EOC 的上升沿。若轉(zhuǎn)換由 CS控制 ,則第一個(gè)輸出數(shù)據(jù)發(fā)生在 CS的下降沿。這個(gè)數(shù)據(jù)串是前一次轉(zhuǎn)換的結(jié)果 ,在第一個(gè)輸出數(shù)據(jù)位之后的每個(gè)后續(xù)位均由后續(xù)的I/O 時(shí)鐘下降沿輸出。 b) 轉(zhuǎn)換周期 在 I/O 周期的最后一個(gè) I/O CLOCK 下降沿之后 ,EOC 變低 ,采樣值保持不變 ,轉(zhuǎn)換周期開(kāi)始 ,片內(nèi)轉(zhuǎn)換器對(duì)采樣值進(jìn)行逐次逼近式 A/D 轉(zhuǎn)換 ,其工作由與 I/O CLOCK 同步的內(nèi)部時(shí)鐘控制。轉(zhuǎn)換完成后 EOC 變高 ,轉(zhuǎn)換結(jié)果鎖存在輸出數(shù)據(jù)寄存器中 ,待下一個(gè) I/O 周期輸出。 I/O 周期和轉(zhuǎn)換周期交替進(jìn)行 ,從而可減小外部的數(shù)字噪聲對(duì)轉(zhuǎn)換精度的影響。 c)接口時(shí)序 可以用四種傳輸方法使 TLC2543 得到全 12 位分辯率 ,每次轉(zhuǎn)換和數(shù)據(jù)傳遞可以使用 12 或 16 個(gè)時(shí)鐘周期。一個(gè)片選脈沖要插到每次轉(zhuǎn)換的開(kāi)始處 ,或是在轉(zhuǎn)換時(shí)序的開(kāi)始處變化一次后保持為低 ,直到時(shí)序結(jié)束。 根據(jù)芯片的規(guī)范和要 求，本設(shè)計(jì)中 89S52 的 接上 TLC2543 的 I/Oclk 用于在 SPI 通信中做模擬 clock 用。 TLC2543 的 CS 接在 腳，作為片選使用。 和 分別接上輸入 ADIN 和輸出 DOUT 引腳。 Vcc 借 +5v 電源， GND 接地，各路模 14 擬接通道接數(shù)據(jù)處理后的信號(hào)。而 REF+接 +5v 基準(zhǔn)電壓， REF因傳感器不同，則有可能接 GND 也可以接 +1v 基準(zhǔn)電壓。 當(dāng)使用 TLC2543 這種 12位 A/D 器件時(shí)，每個(gè)模擬 IC 的電源端必須用一個(gè) 的陶瓷電容連接到地，用作去耦電容。對(duì)模擬器件和數(shù)字器件，電源的地線(xiàn)回路必須分開(kāi)，以防止數(shù)字部分的噪聲電流通過(guò)模擬地回路引入，產(chǎn)生噪聲電壓，從而對(duì)模擬信號(hào)產(chǎn)生干擾。使用 TLC2543 時(shí)一定要注意電路板的布線(xiàn)，電路板的布線(xiàn)要確保數(shù)字信號(hào)和模擬信號(hào)隔開(kāi)，模擬線(xiàn)和數(shù)字線(xiàn)特別是時(shí)鐘信號(hào)線(xiàn)不能互相平行 總體設(shè)計(jì)如圖 311。 而在基準(zhǔn)電壓方面，為了適應(yīng)不同傳感器 的要求，利用 經(jīng)過(guò)電阻調(diào)節(jié)和分壓，得到 +5v 和 +1v 的基準(zhǔn)電壓，如圖 312 所示。這樣可以靈活的處理各方面的數(shù)據(jù)而且可以達(dá)到基準(zhǔn)電壓的穩(wěn)定性，不會(huì)收到電源電壓的干擾。 圖 311 TLC2543 的總體設(shè)計(jì) 15 圖 312 基準(zhǔn)電壓的設(shè)計(jì) HD7279 的人機(jī)接口電路模塊 HD7279A的特點(diǎn)是 一片具有串行接口的 ,可同時(shí)驅(qū)動(dòng) 8 位共陰極數(shù)碼管的智能顯示驅(qū)動(dòng)芯片。該芯片可連接多達(dá) 64 個(gè)鍵的鍵盤(pán)矩陣 , 并含有去抖動(dòng)電路。HD7279A 芯片內(nèi)部有譯碼器 ,可以直接接受 16 進(jìn)制 碼 ,并且具有 2 種譯碼方式和多種控制指令 ,如 :消隱、閃爍、 左移、 右移、 段尋址等。可以廣泛應(yīng)用在儀器儀表 ,工業(yè)控制 ,條形顯示器 ,控制面板等領(lǐng)域。串行接口，無(wú)需外圍元件可直接驅(qū)動(dòng) LED；各個(gè)獨(dú)立控制譯碼 /不譯碼及消隱和閃爍屬性；循環(huán)左移和右移指令；具有段尋址指令，方便控制獨(dú)立 led； 64 鍵盤(pán)控制器，內(nèi)含去抖動(dòng)電路。 HD7279 的引腳介紹如圖 313 所示。 圖 313 HD7279A 引腳 HD7279A 是標(biāo)準(zhǔn) 28 引腳雙列直插式芯片。引腳 1 ,2 (VDD)為正電源 。引腳 3 ,5 16 (NC)不連 接 ,使用時(shí)要求懸空 。引腳 4 (VSS)為接地端 。引腳 6 (CS)片選輸入端 ,此引腳為低電平時(shí) ,可向芯片發(fā)送指令及讀取鍵盤(pán)數(shù)據(jù) 。引腳 7 (CLK)為同步時(shí)鐘輸入端 ,向芯片發(fā)送數(shù)據(jù)及讀取鍵盤(pán)數(shù)據(jù)時(shí) ,該引腳電平上升沿表示數(shù)據(jù)有效 。引腳 8 (DATA)為串行數(shù)據(jù)輸入 /輸出端 ,當(dāng)芯片接收指令時(shí) ,此引腳為輸入端 。當(dāng)讀取鍵盤(pán)數(shù)據(jù)時(shí) ,此引腳在‘讀’指令最后一個(gè)時(shí)鐘的下降沿變?yōu)檩敵龆?。引腳 9 (KEY)為按鍵有效輸出端 ,平時(shí)為高電平 ,當(dāng)檢測(cè)到有效按鍵時(shí) ,此引腳變?yōu)榈碗娖?。引腳10～ 16 (SG～ SA)為段 g～段 a 驅(qū)動(dòng)輸出 。引腳 17 (DP)為小數(shù)點(diǎn)驅(qū)動(dòng)輸出 。引腳 18～25 (DIG0～ DIG7)為數(shù)字 0～ 7 位驅(qū)動(dòng)輸出 。引腳 26 (CLKO) 為振蕩輸出端 。引腳 27(RC)為 RC振蕩器連接端 。引腳 28 (RESET)為復(fù)位端。 HD7279的指令通信是 采用串行方式與微處理器通訊 ,串行數(shù)據(jù)從 DATA引腳送入芯片 ,并由 CLK 端同步。當(dāng)片選端 CS 信號(hào)變?yōu)榈碗娖胶? ,DATA 引腳上的數(shù)據(jù)在 CLK 引腳的上升沿被寫(xiě)入 HD7279A 的緩沖寄存器。 HD7279A 的指令結(jié)構(gòu)有三種類(lèi)型(表 1) :11 不 帶數(shù)據(jù)的純指令 ,指令的寬度為 8 個(gè) BIT 位 ,即微處理器需要發(fā)送 8 個(gè) CLK 脈沖 。21 帶數(shù)據(jù)指令 ,寬度為 16 個(gè) BIT 位 ,即微處理器需要發(fā)送 16 個(gè) CLK 脈沖 。31 讀取鍵盤(pán)數(shù)據(jù)指令 ,寬度為 16 個(gè) BIT 位 ,前 8個(gè) BIT 位為微處理器發(fā)送到 HD7279A 的指令 ,后 8 個(gè) BIT 位為 HD7279A 返回的鍵盤(pán)代碼。執(zhí)行該指令