【文章內(nèi)容簡(jiǎn)介】 位數(shù)值 ，把相位及數(shù)據(jù)存儲(chǔ)到隊(duì)列中的相應(yīng)位置置 0。顯示電路用四位共陽(yáng)數(shù)碼管實(shí)現(xiàn)，其最低位為小數(shù)位，其余三位為整數(shù)位，可顯示范圍為 到 360 度。存儲(chǔ)器 6264 實(shí)現(xiàn)片外 RAM 的擴(kuò)展，通過(guò)八 D 鎖存器 74LS373與單片機(jī) AT89C51 相連，實(shí)現(xiàn) 1KB 的擴(kuò)展。模數(shù)轉(zhuǎn)換器 AD574A、數(shù)模轉(zhuǎn)換器 DAC0832 分別采用雙極性接法輸入電路和 DAC 雙極性接法輸出電路。 A/D 實(shí)現(xiàn)對(duì)波形數(shù)據(jù) (幅度 )的采集、轉(zhuǎn)換。 A/D 每采集到一個(gè)點(diǎn)，就存入存儲(chǔ)器的隊(duì)列中。同樣的， D/A 借助單片機(jī)先從隊(duì) 列中讀入一個(gè)數(shù)據(jù)，再由倍頻信號(hào)來(lái)控制 D/A 輸出數(shù)據(jù)的時(shí)間間隔， D/A 的第一個(gè)周期輸出從?輸出 1?口輸出，以后則從?輸出 2?口輸出，對(duì)采集的 720 個(gè)數(shù)據(jù)循環(huán)輸出，因此達(dá)到了移相的目的。 （如下圖所示） 另外，因 DAC0832 模 /數(shù)芯片輸出的波形存在毛刺，那么就必須進(jìn)行濾波，通過(guò)實(shí)驗(yàn)，在其輸出端加一個(gè) 1000P 的電容，就可以使這些毛刺基本消失，從而得到較平滑的波形。 004H 003H 002H 001H 000H 采集數(shù)據(jù) 一個(gè)周期 ,720 個(gè)采用數(shù)據(jù) 移相度數(shù) :一個(gè) 0表示 輸出 2 相位及數(shù)據(jù)存儲(chǔ)對(duì)列 數(shù)據(jù)采集模塊 AD574A AD574A 是美國(guó) AD 公司生產(chǎn)的 12 位逐次逼近型 A/D 轉(zhuǎn)換器，轉(zhuǎn)換時(shí)間為 25， AD574A片內(nèi)配有三態(tài)輸出緩沖電路，因而可直接與典型的 8 位或 16 位微處理器接口，且 能與 CMOS及 TTL 電平兼容。由于 AD574A 片內(nèi)包 含高精度的參考電壓源和時(shí)鐘電路，從而使該芯片在不需要任何外加電路和時(shí)鐘信號(hào)的情況下完成 A/D 轉(zhuǎn)換，應(yīng)用非常方便。 AD574A 的性能及參數(shù)如下： （ 1）逐次逼近型 ADC，可選擇工作于 12 位，也可以工作于 8位。轉(zhuǎn)換后的數(shù)據(jù)有兩種讀出方式： 12 位一次讀出； 8位、 4位兩次讀出。 （ 2）具有可控三態(tài)輸出緩沖器，數(shù)字邏輯輸入輸出電平為 TTL 電平。 （ 3）非線性誤差： AD574AJ 為 ,1LSB? AD574AK 為 LSB2/1? 。 （ 4）轉(zhuǎn)換時(shí)間：最大轉(zhuǎn)換時(shí) 間為 25（屬于中檔速度） （ 5）輸入模擬信號(hào)可以是單極性的，也可以是雙極性的。單極性時(shí)，輸入信號(hào)范圍為 0 到 V10? 和 0 到 V20? ，從不同引腳輸入。雙極性輸入時(shí)，信號(hào)范圍為 0 到 V5? 和 0到 V10? ，從不同引腳輸入。 （ 6）輸入碼制：?jiǎn)螛O性輸入時(shí)，輸出數(shù)字量為原碼；雙極性輸入時(shí)，輸出為偏移二進(jìn)制碼。 （ 7）具有 + 的高精度內(nèi)部基準(zhǔn)電壓源，只需外接一 只適當(dāng)阻值的電阻，變可向 DAC 部分的解碼網(wǎng)絡(luò)提供參考輸入。內(nèi)部具有時(shí)鐘產(chǎn)生電路，不需外部接線。 （ 8）需三組電源： +5V、 VCC（ +12+15V）、 VEE（ 12 15V）。由于轉(zhuǎn)換精度高，所提供電源必須有良好的穩(wěn)定性，并進(jìn)行充分的濾波，以防止高頻噪聲的干擾。 （ 9）低功耗：典型功耗為 390mW AD574A 引腳功能說(shuō)明如下： CS：片選信號(hào)， 當(dāng) CS=0 時(shí)， AD574A 被選中，否則 AD574A 不進(jìn)行任何操作。 CE：芯片允許信號(hào)， 當(dāng) CE=1 時(shí)， 允許 讀取結(jié)果，到底是轉(zhuǎn)換還是讀取結(jié)果與 R/C 有關(guān)。只有 CS 和 CE 同時(shí)有效， AD574A 才能工 作。 R／ C： 讀出或轉(zhuǎn)換控制信號(hào)，用于控制 ADC574A 是轉(zhuǎn)換還是讀取結(jié)果。 當(dāng) R/C 為低電 平時(shí)，啟動(dòng) A／ D 轉(zhuǎn)換；當(dāng) R/C 為高電平時(shí)，將轉(zhuǎn)換結(jié)果讀出。 12／ 8 此引腳輸入 為高電平時(shí)， 12 位 數(shù)據(jù)并行輸出 ；當(dāng) 此引腳 為低電平時(shí)， 與引腳 A0 配合，把 12 位數(shù)據(jù)分兩次輸出。見(jiàn)下表格，應(yīng)當(dāng)注意，此引腳不與 TTL 兼容，若要此引腳為高電平，則應(yīng)接引腳 1；若此引腳為低電平，應(yīng)接引腳 15。 A0：字節(jié)選擇 控制信號(hào)。 此引腳有兩個(gè)功能，一個(gè)功能是決定方 式是 12 位還是 8 位。若 A0=0，進(jìn)行全 12 位轉(zhuǎn)換，轉(zhuǎn)換時(shí)間為 25；若 A0=1，僅進(jìn)行 8 位轉(zhuǎn)換，轉(zhuǎn)換時(shí)間為 16。D D D D D ……… 0 0 0 0 0 輸出 1 另一個(gè)功能是決定輸出數(shù)據(jù)是高 8 位還是低 4 位。若 A0=0，高 8 位數(shù)據(jù)有效；若 A0=1，低4 位數(shù)據(jù)有效，中間 4 位為? 0?，高 4 位為高阻狀態(tài)。因此，低 4 位數(shù)據(jù)讀出時(shí)，應(yīng)遵循左對(duì)齊原則（即：高 8位 +低 4 位 +中間 4 位的‘ 0000’）。 AD574A 為 28 腳雙列直插式封裝，引腳如圖 13． 24 所示 。 圖 13． 24 AD574A 以上幾個(gè)信號(hào)組合完成的功能如表 13． 3 所示。 表 13． 3 AD574A各 控制 輸入腳 功能 CE A0 功能 1 0 0 x 0 12 位轉(zhuǎn)換 1 0 0 x 1 8 位轉(zhuǎn)換 1 0 1 接 +5V（腳 1） x 12 位并行輸出 1 0 1 接地（腳 15） 0 高 8 位輸出 1 0 1 接地（腳 15） 1 低 4 位輸出（高 4 位為 0） REFOUT： +10 V 基準(zhǔn)電壓輸出，最大輸出電流為 1． 5 mA。 REFIN：基準(zhǔn) 電壓輸入。 只有由此腳把從? REFOUT?腳輸出的基準(zhǔn)電壓引入到 AD574A 內(nèi)部的 12 位 DAC（ AD565），才能進(jìn)行正常的 A/D 轉(zhuǎn)換。 BIPOFFSET：雙極性偏移以及零點(diǎn)調(diào)整。該引腳接 0 V，單極性輸入；接 +10 V，雙極性輸 入。 10 Vin： 10 V 量程模擬信號(hào) 輸入端， 對(duì) 單極性 信號(hào) 輸入 為 0～ +10 V 模擬信號(hào)輸入端 ，對(duì) 雙極性 信號(hào) 輸入 為 5 V～ +5 V 模擬信號(hào)輸入端 。 20 Vin： 20 V 量程模擬信號(hào) 輸入端， 對(duì) 單極性 信號(hào) 輸入 為 0～＋ 20 V 模擬信號(hào)輸入端 ， 對(duì) 雙極性 信號(hào) 輸入 為 10 V～＋ 10 V 模擬信號(hào)輸入端 。 DB11～ DB0： 12 位數(shù)據(jù) 輸出 線 。 DB11 為最高位， DB0 為最低位，它們可由控制邏輯決定是輸出數(shù)據(jù)還是對(duì)外呈高阻態(tài)。 STS：狀態(tài)信號(hào) 。 STS=1 表示正在進(jìn)行 A/D 轉(zhuǎn)換， STS=0 表示轉(zhuǎn)換已經(jīng)完成。 AD574A 通過(guò)外部 適當(dāng)連接可以實(shí)現(xiàn) 單極性模擬信號(hào) 輸入 ，也可 實(shí)現(xiàn) 雙極性模擬信號(hào) 輸入 。這兩種情況的連線如圖 13． 25 所示。 圖 13． 25 AD574A 的輸入連線 如圖所示，輸入信號(hào)均以模擬地 AGND 為基準(zhǔn)。模擬輸入信號(hào)的一端必須與 AG 相連，并且接點(diǎn)應(yīng)盡量靠近 AGND 引腳，接線應(yīng)盡可能短。 片內(nèi) 10V 基準(zhǔn)電壓輸出引腳 REFOUT 通過(guò)電位器 R2 與片內(nèi) DAC（ AD565）的基準(zhǔn)電壓輸入引腳 REFIN 相連，以供給 DAC 基準(zhǔn)電流。電位器 R2 用于微調(diào)基準(zhǔn)電流，從而微調(diào)增益。電位器 R1 用于調(diào)整雙極性輸入電路的零點(diǎn)。 基準(zhǔn)電壓輸出 REFOUT 也是以 AGND 為基準(zhǔn)。通 過(guò)常數(shù)字地 DGND 與模擬地連在一起。所用電位器（調(diào)增益和調(diào)零點(diǎn)用）均應(yīng)采用低溫度系數(shù)電位器。 本設(shè)計(jì) AD574A 是采用了雙極性輸入的接線方法。 數(shù)據(jù)輸出模塊 DAC0832 DAC0832 是美國(guó)數(shù)據(jù)公司的 8 位 D/A 轉(zhuǎn)化器，其片內(nèi)帶輸入數(shù)據(jù)寄存器， 故可以直接與單片機(jī)接口。 DAC0832 以電流形式輸出，輸出電流穩(wěn)定時(shí)間為 1μ s，功耗為 20mW。當(dāng)需要轉(zhuǎn)換為電壓輸出時(shí)，可外接運(yùn)算放大器。 其主要特性：分辨率 8 位；電流建立時(shí)間為 1μ s；數(shù)據(jù)輸入可采用雙緩沖、單緩沖或直通方式；輸出電流線性度可在滿量程下調(diào)節(jié)；邏輯電平輸入與 TTL 電平兼容；單一電源供電；功耗較低。 DAC0832 由一個(gè) 8 位輸入鎖存器、一個(gè) 8 位 DAC 寄存器和一個(gè) 8 位 D/A 轉(zhuǎn)換器及邏輯控制電路組成。輸入數(shù)據(jù)鎖存器和 DAC 寄存器構(gòu)成了兩級(jí)緩存，可以實(shí)現(xiàn)多通道同步轉(zhuǎn)換輸出。 其引腳說(shuō)明如下： D0～ D7：數(shù)據(jù)量數(shù)據(jù)輸入引腳， TTL 電平。 ILE：數(shù)據(jù)鎖存允許控制信號(hào)引腳，輸入高電平有效。輸入鎖存器的信號(hào) LE1 由 ILE、 CS、WR1 的邏輯組合產(chǎn)生。當(dāng) ILE 為高電平時(shí)， CS為低電平， WR1 輸入負(fù)脈沖時(shí)， LE1 信號(hào)為正脈沖。 LE1 為高電平時(shí)，輸入鎖存器的狀態(tài)隨著數(shù)據(jù)輸入線的狀態(tài)變化， LE1 的負(fù)跳變將數(shù)據(jù)線上的信息鎖入輸入鎖存器。 CS：片選信號(hào)引腳，輸入低電平有效。與 ILE 相配合，可對(duì)寫(xiě)信號(hào) WR1 是否有效起到控制作用。 WR1：寫(xiě)信號(hào) 1 引腳，輸入 低電平有效。當(dāng) WR CS、 ILE 均為有效時(shí)，可將數(shù)據(jù)寫(xiě)入輸入鎖存器。 XFER：數(shù)據(jù)傳輸控制信號(hào)輸入引腳，輸入低電平有效。當(dāng) XEFR 為低電平時(shí)， WR2 輸入負(fù)脈沖時(shí)，則在 LE2 產(chǎn)生正脈沖。 LE2 為高電平時(shí)， DAC 寄存器的輸出和輸入鎖存器狀態(tài)一致，LE2 的負(fù)跳變將輸入鎖存器的內(nèi)容鎖入 DAC 寄存器。 WR2：寫(xiě)信號(hào) 2 引腳，輸入低電平有效。當(dāng)有效時(shí)，在傳送控制信號(hào) XEFR 的作用下，可將鎖存在輸入鎖存器的 8 位數(shù)據(jù)送到 DAC 寄存器。 IOUT1：電流輸出線，當(dāng) DAC 寄存器為全 1時(shí)電流最大。 IOUT2：電 流輸出線，其值與 IOUT1 之和為一常數(shù)。 IOUT IOUT2 隨寄存器的內(nèi)容線性 變化。 Rfb：內(nèi)部反饋信號(hào)輸入引腳，調(diào)整 Rfb 端外接電阻值可以調(diào)整轉(zhuǎn)換滿量程精度。 Vcc：電源輸入引腳，為＋ 5V～＋ 15 范圍。 VREF：基準(zhǔn)電壓輸入引腳，范圍為：－ 10V～＋ 10V。 AGND：模擬信號(hào)地。 DGND：數(shù)字信號(hào)地。 DAC0832 有三種工作方式，分別是單緩沖、雙緩沖及直通工作方式。本設(shè)計(jì)采用的是單緩沖方式接口。即是輸入鎖存器和 DAC 寄存器相應(yīng)的控制信號(hào)引腳分別連接在一起 ，使數(shù)據(jù)直接寫(xiě)入 DAC 寄存器，立 即進(jìn)行 D/A 轉(zhuǎn)換（這種情況下，輸入鎖存器不起鎖存作用）。此方式適合于只有一路模擬量輸出，或有幾路模擬量輸出但并不要求同步的系統(tǒng) 。 存儲(chǔ)器模塊 6264 本設(shè)計(jì) 應(yīng)用 存儲(chǔ)器 6264 對(duì)單片機(jī) AT89C51 的外部 RAM 進(jìn)行擴(kuò)展。但是，存儲(chǔ)器與單片機(jī)并不是直接相連的，而是通過(guò)集成 8D 鎖存器 74LS373 和單片機(jī)相連的。那么，先介紹一下集成 8D 鎖存器 74LS373。 一、 74LS373 的簡(jiǎn)介 集成 8D 鎖存器 74LS373 的功能表如表 。具有 8 個(gè)單獨(dú)輸入端的鎖存器， 3 態(tài)驅(qū)動(dòng)總線輸出。當(dāng)允許端（ G）是高 電平時(shí)，鎖存器輸出將隨數(shù)據(jù)（ D）輸入端變化；當(dāng)允許端為低電平時(shí)，輸出端將被鎖存在已經(jīng)建立起的數(shù)據(jù)電平上。選通輸出控制端可使 8 個(gè)輸出端與鎖存器的 Q 端相同。 輸出 控制 允許 輸出 G D L H H H L H L L L L X Q0 H X X Z 表 74LS373 集成 8D 鎖存器功能表 二、 存儲(chǔ)器 6264 的簡(jiǎn)介 6264 是一種 8K 8 的靜態(tài)存儲(chǔ)器，其內(nèi)部組成如圖 2． 5（ a）所示，主要包括 512 128的存儲(chǔ)器矩陣、行／列地址譯碼器以及數(shù)據(jù)輸入輸出控制邏輯電路。地址線 13 位 ，其中A12～ A3 用于行地址譯碼， A2～ A0 和 A10 用于列地址譯碼。在存儲(chǔ)器讀周期，選中單元的8位數(shù)據(jù)經(jīng)列 I/O 控制電路輸出；在存儲(chǔ)器寫(xiě)周期，外部 8 位數(shù)據(jù)經(jīng)輸入數(shù)據(jù)控制電路和列 I／ O控制電路，寫(xiě)入到所選中的單元中。 6264 有 28 個(gè)引腳，如圖 2． 5（ b）所示，采用雙列直插式結(jié)構(gòu)，使用單一＋ 5 V 電源。其引腳功能如下： 6264 是一種 8K 8 的靜態(tài)存儲(chǔ)器，其內(nèi)部組成如圖 2． 5（ a）所示，主要包括 512 128 的存儲(chǔ)器矩陣、行／列地址譯碼器以及數(shù)據(jù)輸入輸出控制邏輯電路。地址線 13 位，其中 A12～ A3 用于行地址譯碼， A2～A0 和 A10 用于列地址譯碼。在存儲(chǔ)器讀周期，選中單元的 8 位數(shù)據(jù)經(jīng)列 I/O 控制電路輸出；在存儲(chǔ)器寫(xiě)周期，外部 8 位數(shù)據(jù)經(jīng)輸入數(shù)據(jù)控制電路