智能搶答器的設(shè)計(編輯修改稿)
2025-01-09 00:52 本頁面
【文章內(nèi)容簡介】 ＝ 1，所以 74LS148仍處于禁止?fàn)顟B(tài)，確保不會出二次按鍵時輸入信號，保證了搶答者的優(yōu)先性。如有再次搶答需由主持人將 S開關(guān)重新置“清除”然后再進行下一輪搶 答。 圖 編碼、鎖存電路 濟源職業(yè)技術(shù)學(xué)院畢業(yè)設(shè)計 5 編碼、鎖存電路由優(yōu)先編碼器 74LS148 和 RS 鎖存器 74LS279 組成。優(yōu)先編碼器 74LS148 是 8 線輸入 3 線輸出的二進制編碼器（簡稱 83 線二進制編碼器），其作用是將輸入 I0~I7 這 8個狀態(tài)分別編成 8個二進制碼輸出。優(yōu)先編碼器允許同時輸入兩個以上的編碼信號，不過在優(yōu)先編碼器將所有的輸入信號按優(yōu)先順序排了隊，當(dāng)幾個輸入信號同時出現(xiàn)時，只對其中優(yōu)先權(quán)最高的一個進行編碼。其功能表如表 所示。由表看出 74LS148 的輸入為低電平有效。優(yōu)先級別從 I7 至 I0 遞降。另外，它 有輸入使 能 ST ，輸出使能 2Y 和 1Y 。 優(yōu)先編碼器 74LS148 74LS148 為 8 線－ 3 線優(yōu)先編碼器，表 為其真值表，圖 為其管腳圖。 I0I1I2I3I4I5I6I7SY0Y1Y2YEXYs976141510111213123457 4 L S 1 4 8123456787 4 L S 1 4 8161514131211109I4I5I6I7S (E )Y2Y1G N DVCCYSYEXI3I2I1I0Y0(a ) (b ) 圖 管腳圖 濟源職業(yè)技術(shù)學(xué)院畢業(yè)設(shè)計 6 表 74LS148 8線 — 3線二進制編碼器真值表 74LS148 工作原理如下： 該編碼器有 8 個信號輸入端， 3 個二進制碼輸出端。此外，電路還設(shè)置了輸入使能端 ST，輸出使能端 EO 和優(yōu)先編碼工作狀態(tài)標(biāo)志 GS。 當(dāng) ST=0 時，編碼器工作；而當(dāng) ST=1時，則不論 8 個輸入端為何種狀態(tài)， 3 個輸出端均為高電平，且優(yōu)先標(biāo)志端和輸出使能端均為高電平，編碼器處于非工作狀態(tài)。這種情況被稱為輸入低電平有效，輸出也為低電來有效的情況。當(dāng) ST=0，且至少有一個輸入端有編碼請求信號（邏輯 0）時，優(yōu)先編碼工作狀態(tài)標(biāo)志 GS 為 0。表明編碼器處于工作狀態(tài)，否則為 1。 由表 可知，在 8個輸入端均無低電平輸入信號和只有輸入 0端（優(yōu)先級別最低位）有低電平輸入時， Y2Y1Y0均為 111，出現(xiàn) 了輸入條件不同而輸出代碼相同的情況，這可由 GS 的狀態(tài)加以區(qū)別，當(dāng) GS＝ 1 時，表示 8 個輸入端均無低電平輸入，此時 Y2Y1Y0=111 為非編碼輸出； GS＝ 0 時， Y2Y1Y0=111 表示響應(yīng)輸入 0 端為低電平時的輸出代碼（編碼輸出）。 Ys 只有在 ST 為 0，且所有輸入端都為 1 時，輸出為 0，它可與另一片同樣器件的 ST 連接，以便組成更多輸入端的優(yōu)先編碼器。 從 表 不難看出，輸入優(yōu)先級別的次 序 為 7， 6， ?? ， 0。輸入有效信號 為低電平，當(dāng)某一輸入端有低電平輸入，且比它優(yōu)先級別高的輸入端無低電平輸入時，輸出端才輸出相對應(yīng)的 輸入端的代碼。例如 5 為 0， 且優(yōu)先級別比它高的輸入濟源職業(yè)技術(shù)學(xué)院畢業(yè)設(shè)計 7 6 和輸入 7 均為 1 時，輸出代碼為 010，這就是優(yōu)先編碼器的工作原理 。 鎖存器 74LS279 在 74LS279 中，由于 4 回路中 2 回路置位端子為兩個，所以使用其一時，整理兩個置位輸入作為 1 個使用，或?qū)⒘硪粋€輸入固定為 “H” 使用。另外，作為稍微變化 74LS279 的使用方法，也可將 3 組作為 RS 鎖存器使用，剩余的 RS 鎖存器作為2 輸入 NAND 門電路使用，復(fù)位輸入例如 1管腳固定為 ”L” 時其輸入為 ”H” ，所以可構(gòu)成將 2 管腳 和 3 管腳 作為輸入，輸出為 4 管腳 ，此變換如圖 所示。 圖 74LS279管腳圖 表 74LS279 鎖存器功能表 輸入 輸出 1S 2S R Q 0 0 0 1 0 X 1 1 X 0 1 1 1 1 0 0 1 1 1 沒改變 其中： TCt 是加計數(shù)進位輸出端，當(dāng)加計數(shù)達(dá)到最大數(shù)值時， TCt 發(fā)出一個低電平信號（平時為高電平）： TC0 為減計數(shù)借位輸出端，當(dāng)減計數(shù) 到 0 時， TC0 發(fā)出一個低電平信號（平時為高電平）， TCt 和 TC0 負(fù)脈沖寬度等于時鐘低電平寬度。 74LS48 七段顯示譯碼器 濟源職業(yè)技術(shù)學(xué)院畢業(yè)設(shè)計 8 74LS48 芯片是一個十進制 (BCD)譯碼器 ,可用來驅(qū)動共陰極的發(fā)光二極管顯示器 .74LS48 的內(nèi)部有升壓電阻，因此無需外接電阻（可直接與顯示器相連接）。 74LS48其引腳圖如下（圖 ）： 圖 74LS48引腳圖 74LS48 的功能表如下表（表 ）所示。其中， A3A2A1A0 為 8421BCD 碼輸入端，ag 為 7 段譯碼輸出端。 表 74LS48功能表 常用的七段顯示器件：半導(dǎo)體數(shù)碼管將十進制數(shù)碼管分成七個字段，每段為一個發(fā)光二極管。半導(dǎo)體數(shù)碼管（或稱 LED 數(shù)碼管）的基本單元是 PN 結(jié)。目前較多采用磷砷化鎵做成的 PN 結(jié)，當(dāng)外加正向電壓時，就能發(fā)出清晰的光線。單個 PN 結(jié)可以封裝成發(fā)光二極管，多個
研究報告相關(guān)推薦
鄂ICP備17016276號-1