【文章內(nèi)容簡(jiǎn)介】 8 定時(shí)器 /計(jì)數(shù)器，有通用串行接口，有低電壓 空閑及電源下降方式；中斷有6 級(jí)。 AT89C51 的引腳描述 AT89C51 是一種帶 4K 字節(jié)閃爍可編程可擦除只讀存儲(chǔ)器 (FPEROM— Flash Programmable and Erasable Read Only Memory)的低電壓，高性能CMOS8 位微處理器，俗稱(chēng)單片機(jī) [14]。該器件采用 ATMEL 高密度非易失存儲(chǔ)器制造技術(shù)制造，與工業(yè)標(biāo)準(zhǔn)的 MCS51[7]指令集和輸出管腳相兼容。由于將多功能 8位 CPU和閃爍存儲(chǔ)器組合在單個(gè)芯片中， ATMEL的 AT89C51是一種高效微控制器，為很多嵌 入式控制系統(tǒng)提供了一種靈活性高且價(jià)廉的方案。 VCC：供電電壓。 GND：接地。 P0 口： P0 口為一個(gè) 8 位漏級(jí)開(kāi)路雙向 I/O 口，每腳可吸收 8TTL 門(mén)電流。當(dāng) P1 口的管腳第一次寫(xiě) 1 時(shí)，被定義為高阻輸入。 P0 能夠用于外部程序數(shù)據(jù)存儲(chǔ)器，它可以被定義為數(shù)據(jù) /地址的第八位。在 FIASH 編程時(shí)， P0 口作為原碼輸入口 [8]，當(dāng) FIASH 進(jìn)行校驗(yàn)時(shí)， P0 輸出原碼，此時(shí) P0 外部必須被拉高。 P1 口： P1 口是一個(gè)內(nèi)部提供上拉電阻的 8 位雙向 I/O 口， P1 口緩沖器能接收輸出 4TTL 門(mén)電流。P1 口管腳寫(xiě)入 1 后，被內(nèi)部上拉為高，可用作輸入， P1 口被外部下拉為低電平時(shí)，將輸出電流，這是由于內(nèi)部上拉的緣故。在 FLASH 編程和校驗(yàn)時(shí)，P1 口作為第八位地址接收。 P2 口： P2 口為一個(gè)內(nèi)部上拉電阻的 8 位雙向I/O 口， P2 口緩沖器可接收，輸出 4 個(gè) TTL 門(mén)電流，當(dāng) P2 口被寫(xiě)“ 1”時(shí)，其管腳被內(nèi)部上拉電阻拉高，且作為輸入。并因此作為輸入時(shí)， P2 口的管腳被外部拉低，將輸出電流。這是由于內(nèi)部上拉的緣故。 P2 口當(dāng)用于外部程序存儲(chǔ)器或 16 位地址外部數(shù)據(jù)存儲(chǔ)器進(jìn)行存取時(shí)， P2 口輸出地址的高八位。在給出地址“ 1”時(shí)，它利用內(nèi)部上拉優(yōu)勢(shì)，當(dāng)對(duì)外部八位地址數(shù)據(jù)存儲(chǔ)器進(jìn)行讀寫(xiě)時(shí) ， P2 口輸出其特殊功能寄存器的內(nèi)容。 P2 口在 FLASH 編程和校驗(yàn)時(shí)接收高八位地址信號(hào)和控制信號(hào)。 P3 口： P3 口管腳是 8 個(gè)帶內(nèi)部上拉電阻的雙向 I/O 口，可接收輸出 4 個(gè) TTL 門(mén)電流。當(dāng) P3 口寫(xiě)入“ 1”后，它們被內(nèi)部上拉為高電平 [9]，并用作輸入。作為輸入，由于外部下拉為低電平， P3 口將輸出電流 (ILL)這是由于上拉的緣故。 P3 口也可作為AT89C51 的一些特殊功能口，如下所示： P3 口管腳備選功能： RXD(串行輸入口 )， TXD(串行輸出口 )， /INT0(外部中斷 0)， /INT1(外部中斷 1)， T0(記時(shí)器 0 外部輸入 )， T1(記時(shí)器 1 外部輸入 )， /WR(外部數(shù)據(jù)存儲(chǔ)器寫(xiě)選通 )， /RD(外部數(shù)據(jù)存儲(chǔ)器讀選通 )。 P3 口同第 2 章 總體方案與論證 9 時(shí)為閃爍。 P0 口： P0 口為一個(gè) 8 位漏級(jí)開(kāi)路雙向 I/O 口，每腳可吸收 8TTL門(mén)電流。當(dāng) P1 口的管腳第一次寫(xiě) 1 時(shí)，被定義為高阻輸入。 P0 能夠用于外部程序數(shù)據(jù)存儲(chǔ)器，它可以被定義為數(shù)據(jù) /地址的第八位。在 FIASH 編程時(shí)，P0 口作為原碼輸入口，當(dāng) FIASH 進(jìn)行校驗(yàn)時(shí)， P0 輸出原碼，此時(shí) P0 外部必須被拉高。 P1 口： P1 口是一個(gè)內(nèi)部提 供上拉電阻的 8 位雙向 I/O 口， P1口緩沖器能接收輸出 4TTL 門(mén)電流 [15][16]。 P1 口管腳寫(xiě)入 1 后，被內(nèi)部上拉為高，可用作輸入， P1 口被外部下拉為低電平時(shí)，將輸出電流，這是由于內(nèi)部上拉的緣故。在 FLASH 編程和校驗(yàn)時(shí)， P1 口作為第八位地址接收。 P2口： P2 口為一個(gè)內(nèi)部上拉電阻的 8 位雙向 I/O 口， P2 口緩沖器可接收，輸出 4 個(gè) TTL 門(mén)電流，當(dāng) P2 口被寫(xiě)“ 1”時(shí)，其管腳被內(nèi)部上拉電阻拉高，且作為輸入。并因此作為輸入時(shí)， P2 口的管腳被外部拉低，將輸出電流。這是由于內(nèi)部上拉的緣故。 P2 口當(dāng)用于外部程序存儲(chǔ)器或 16 位地址外部數(shù)據(jù)存儲(chǔ)器進(jìn)行存取時(shí) [10]， P2 口輸出地址的高八位。在給出地址“ 1”時(shí)，它利用內(nèi)部上拉優(yōu)勢(shì)，當(dāng)對(duì)外部八位地址數(shù)據(jù)存儲(chǔ)器進(jìn)行讀寫(xiě)時(shí)， P2 口輸出其特殊功能寄存器的內(nèi)容。 P2 口在 FLASH 編程和校驗(yàn)時(shí)接收高八位地址信號(hào)和控制信號(hào)。 P3 口： P3 口管腳是 8 個(gè)帶內(nèi)部上拉電阻的雙向 I/O 口，可接收輸出 4 個(gè) TTL 門(mén)電流。當(dāng) P3 口寫(xiě)入“ 1”后，它們被內(nèi)部上拉為高電平，并用作輸入。作為輸入，由于外部下拉為低電平， P3 口將輸出電流(ILL)這是由于上拉的緣故 [11]。 RST：復(fù)位輸入。當(dāng)振蕩器復(fù)位器件時(shí)，要保持 RST 腳兩個(gè)機(jī)器周期的高電平時(shí)間 ALE/PROG：當(dāng)訪問(wèn)外部存儲(chǔ)器時(shí)，地址鎖存允許的輸出電平用于鎖存地址的地位字節(jié)。在 FLASH 編程期間，此引腳用于輸入編程脈沖。在平時(shí)， ALE 端以不變的頻率周期輸出正脈沖信號(hào)，此頻率為振蕩器頻率的 1/6。因此它可用作對(duì)外部輸出的脈沖或用于定時(shí)目的。然而要注意的是：每當(dāng)用作外部數(shù)據(jù)存儲(chǔ)器時(shí)，將跳過(guò)一個(gè) ALE脈沖。如想禁止 ALE 的輸出可在 SFR8EH 地址上置 0[12]。此時(shí)， ALE 只有在執(zhí)行 MOVX， MOVC 指令是 ALE 才起作用。另外，該引腳被略微拉高。如果微處理器在外部執(zhí)行狀態(tài) ALE 禁止，置位無(wú)效。 PSEN：外部程序存儲(chǔ)器的選通信號(hào)。在由外部程序存儲(chǔ)器取指期間，每個(gè)機(jī)器周期兩次 PSEN有效。但在訪問(wèn)外部數(shù)據(jù)存儲(chǔ)器時(shí)，這兩次有效的 PSEN 信號(hào)將不出現(xiàn)。EA/VPP：當(dāng) EA保持低電平時(shí)，則在此期間外部程序存儲(chǔ)器 (0000HFFFFH)，不管是否有內(nèi)部程序存儲(chǔ)器 [13]。注意加密方式 1 時(shí)， /EA 將內(nèi)部鎖定為RESET；當(dāng) EA 端保持高電平時(shí)，此間內(nèi)部程序存儲(chǔ)器。在 FLASH 編程期燕山大學(xué)本科生畢業(yè)設(shè)計(jì)（論文） 10 間，此引腳也用于施加 12V 編程電源 (VPP)。 XTAL1：反向振蕩放大器的輸入及內(nèi)部時(shí)鐘工作電路的輸入。 XTAL2：來(lái)自反向振蕩器的輸出。 XTAL1和 XTAL2 分別為反向放大器的輸入和輸出。該反向放大器可以配置為片內(nèi)振蕩器。石晶振蕩和陶瓷振蕩均可采用。如采用外部時(shí)鐘源驅(qū)動(dòng)器件，XTAL2 應(yīng)不接。有余輸入至內(nèi)部時(shí)鐘信號(hào)要通過(guò)一個(gè)二分頻觸發(fā)器，因此對(duì)外部時(shí)鐘信號(hào)的脈寬無(wú)任何要求，但必須保證脈沖的高低電平要求的寬度。 整個(gè) PEROM陣列和三個(gè)鎖定位的電擦除可通過(guò)正確的控制信號(hào)組合，并保持 ALE 管腳處于低電平 10ms 來(lái)完成。在芯片擦操作中，代碼陣列全被寫(xiě)“ 1”且在任何非空存儲(chǔ)字節(jié)被重復(fù)編程以前，該操作必須被執(zhí)行。 此外， AT89C51 設(shè)有穩(wěn)態(tài)邏輯，可以在低到零頻率的條件下靜態(tài)邏輯，支持兩種軟件可選的掉電模式。在閑置模式下， CPU停止工作。但 RAM，定時(shí)器，計(jì)數(shù)器，串口和中斷系統(tǒng)仍在工作。在掉電模式下，保存 RAM 的內(nèi)容并且凍結(jié)振蕩器，禁止所用其他芯片功能，直到下一個(gè)硬件復(fù)位為止。時(shí)鐘振蕩器 AT89C51 中有一個(gè)用于構(gòu)成內(nèi)部振蕩器的高增益反向放大器，引腳 XTAL1 和 XTAL2 分別是該放大器的輸入段和輸出端。這個(gè)放大器與作為反饋元件的片外石英晶體或陶瓷謝振器一起構(gòu)成自激振蕩器，外接石英晶體或陶瓷謝振器級(jí)電容 C C2 接在放大器 的反饋回路中構(gòu)成并聯(lián)電路。對(duì)外接電容 C C2 雖嚴(yán)然沒(méi)有十分嚴(yán)格的要求 [14]，但電容容量的大小會(huì)影響振蕩頻率的高低、振蕩器工作的穩(wěn)定性、祁震得難易程度及溫度的穩(wěn)定性，如果使用石英晶體，我們推薦電容使用 30PF+10PF，而如果陶瓷諧振器建議使用 40PF+10PF。用戶也可以使用外部時(shí)鐘，這種情況下，外部時(shí)鐘脈沖接到 XTAL1 端，即內(nèi)部時(shí)鐘脈沖的輸入端， XTAL2 則懸空。由于外部時(shí)鐘信號(hào)是通過(guò)一個(gè) 2 分頻觸發(fā)器作為內(nèi)部時(shí)鐘信號(hào)的，所以對(duì)外部時(shí)鐘信號(hào)的占空比沒(méi)有特殊要求 [13]，但最小高電平時(shí)持續(xù)時(shí)間和最大低電 平持續(xù)時(shí)間應(yīng)符合產(chǎn)品技術(shù)條件的要求。 AT89C51 有二種可用軟件編程的省電模式，他們是空閑模式和掉電工作模式。這二種方式是控制專(zhuān)用寄存器 PCON(電源控制寄存器 )中的 PD 和IDL 來(lái)實(shí)現(xiàn)的。 PD是掉電模式，當(dāng) PD=1 時(shí)，激活掉電工作模式，單片機(jī)進(jìn)入掉電工作狀態(tài)， IDL 是空閑等待狀態(tài)，當(dāng) IDL=1 時(shí)，激活空閑工作模式，單片機(jī)進(jìn)入睡眠狀態(tài) [15]，如需同時(shí)進(jìn)入二種狀態(tài)，即 PD 和 ID 同時(shí)為1，則先激活掉電工作模式。在空閑工作模式狀態(tài)， CPU保持睡眠狀態(tài)而所第 2 章 總體方案與論證 11 而所有片內(nèi)的外設(shè)仍保持激活狀態(tài)，這種方式由軟件產(chǎn)生。此時(shí)， 片內(nèi) RAM和所有特殊功能寄存器的內(nèi)容保持不變。空閑模式可有任何允許的中斷請(qǐng)求或硬件復(fù)位中止。中止空閑模式的方法有二種，其一是任何一條被允許中斷的事件被激活， IDL 被硬件清除，既中止空閑工作模式。程會(huì)首先響應(yīng)中斷，進(jìn)入中斷服務(wù)程序，執(zhí)行完中斷服務(wù)程序并緊隨 RET1(中斷返回 )指令后，下一條要執(zhí)行的指令就是是單片機(jī)進(jìn)入空閑模式那條指令后面的一條指令 [12]。其二是通過(guò)硬件復(fù)位電路也可將空閑模式終止。需要注意的是當(dāng)由硬件復(fù)位來(lái)中止空閑模式時(shí)， CPU 通常是從激活空閑模式那條指令的下一條指令開(kāi)始繼續(xù)執(zhí)行程序的，要完成 內(nèi)部復(fù)位工作，硬件復(fù)位脈沖要保持二個(gè)機(jī)器周期 (24 個(gè)時(shí)鐘周期 )有效，在這種情況下，內(nèi)部禁止 CPU訪問(wèn)片內(nèi) RAM，而允許訪問(wèn)其它端口。為了避免對(duì)端口產(chǎn)生意外寫(xiě)入，激活空閑模式的指令后一條指令不應(yīng)是一條對(duì)端口或外部存儲(chǔ)器的寫(xiě)入指令。掉電模式：在掉電模式下，進(jìn)入掉電模式的指令是最最后一條被執(zhí)行的指令，片內(nèi) RAM 和特殊功能寄存器的內(nèi)容在中止掉電模式前被凍結(jié)。推出掉電模式的唯一方法是硬件復(fù)位，復(fù)位后將重新定義全部特殊功能寄存器但不改變 RAM 中的內(nèi)容，再 VCC 恢復(fù)到正常工作電平前，復(fù)位應(yīng)無(wú)效，且必須保持一定時(shí)間內(nèi)使振蕩 器重啟動(dòng)并穩(wěn)定工作。 74LS373 地址鎖存器 74LS373 的引腳介紹 74LS373 是一個(gè)三態(tài)門(mén)的 8D鎖存器，也是帶允許輸出端的 8D 鎖存器，有 8 個(gè) D 輸入端， 8 個(gè) Q 輸出端，一個(gè)時(shí)鐘輸入端 CP，一個(gè)鎖存允許信號(hào)E。 373 引腳功能如表 31 所示： D0~D7：數(shù)據(jù)輸入端； OE：三態(tài)允許控制端 (低電平有效 )； LE：鎖存允許端 ； O0O7：輸出端 [12]。 表 21 74LS373 引腳功能表 輸出控制 LE 使 G 輸入 D 輸出 Q L H H H L H L L L L X Qo H X X Z 燕山大學(xué)本科生畢業(yè)設(shè)計(jì)（論文） 12 圖 21 74LS373 引腳 74LS373 的功能 74LS373 是帶有三態(tài)門(mén)的八 D 鎖存器，當(dāng)使能信號(hào)線 OE 為低電平時(shí)，三態(tài)門(mén)處于導(dǎo)通狀態(tài)，允許 1Q8Q 輸出到 OUT1OUT8，當(dāng) OE 端為高電平時(shí)，輸出三態(tài)門(mén)斷開(kāi)，輸出線 OUT1OUT8 處于浮空狀態(tài)。 G 稱(chēng)為數(shù)據(jù)打入線，當(dāng) 74LS373 用作地址鎖存器時(shí)，首先應(yīng)使三態(tài)門(mén)的使能信號(hào) OE 為低電平，這時(shí)，當(dāng) G 端輸入端為高電平時(shí)，鎖存器輸出（ 1Q8Q）狀態(tài)和輸入端（ 1D8D） 狀態(tài)相同；當(dāng) G 端從高電平返回到低 電平（下降沿）時(shí)，輸入端（ 1D8D）的數(shù)據(jù)鎖入 1Q8Q 的八位鎖存器中。當(dāng)用 74LS373 作為地址鎖存器時(shí)，它們的 G 端可直接與單片機(jī)的鎖存控制信號(hào)端 ALE 相連，在 ALE 下降沿進(jìn)行地址鎖存 [16]。 鎖存器就是把當(dāng)前的狀態(tài)鎖存起來(lái)，使 CPU送出的數(shù)據(jù)在接口電路的輸出端保持一段時(shí)間鎖存后狀態(tài)不再發(fā)生變化，直到解除鎖定。還有些芯片具有鎖存器，芯片 74LS373 就具有鎖存的功能，它可以通過(guò)把一個(gè)引腳置高后，輸出就會(huì)保持現(xiàn)有的狀態(tài)，直到把該引腳清 0 后才能繼續(xù)變化。鎖存器用于存儲(chǔ)數(shù)據(jù)來(lái)進(jìn)行交換 [17]，使數(shù)據(jù)穩(wěn)定下來(lái) 保持一段時(shí)間不變化，直到新的數(shù)據(jù)將其替換。 本章小結(jié) 本章是對(duì)用到的元件引腳功能和硬件結(jié)構(gòu)的。首先對(duì) AT89C51 系列的單片機(jī)進(jìn)行了簡(jiǎn)單的介紹，從硬件結(jié)構(gòu)和功能方面進(jìn)行了比較。其次對(duì)設(shè)第 2 章 總體方案與論證 13 計(jì)中用到的主控芯片 AT89C51 單片機(jī)的引腳和內(nèi)部結(jié)構(gòu)進(jìn)行了介紹。最后對(duì)本科學(xué)習(xí)課程中地址鎖存器進(jìn)行了詳細(xì)的介紹，對(duì)主要用到的 74LS373八 D 鎖存器模塊 的結(jié)構(gòu)和引腳都作了詳細(xì)地介紹，本章對(duì)單片機(jī)硬件方面進(jìn)行了較全面地介紹，也為系統(tǒng)的設(shè)計(jì)提供了理論知識(shí)。 燕山大學(xué)本科生畢業(yè)設(shè)計(jì)（論文） 14 第 3 章 硬件電路設(shè)計(jì) 11 第 3 章 硬件電路設(shè)計(jì) 定時(shí)與復(fù)位模塊 時(shí)鐘電路 單片機(jī)的時(shí)鐘信號(hào)用來(lái)提供單片機(jī)片內(nèi)各種微操作的時(shí)間基