【文章內容簡介】 發(fā)工作主要由串行接口完成。在發(fā)送時， CPU 通過累加器 ACC 由一條寫發(fā)送緩沖器的指令，將 ACC 中的數(shù)據(jù)寫入串行口發(fā)送緩沖器，然后由串行口一位一位通過 TXD引腳向外發(fā)送。與此同時，另一臺單片機的串行口接受端也可以一位一位地接受數(shù)據(jù)，直到把一個字符數(shù)據(jù)接受完后，通知 CPU，在用另一條指令把接收緩沖器的內容讀入到累加器 ACC 中。由此可見，在整個串行收、發(fā)過程中，占用CPU工作的時間很少，大大提高了 CPU 的使用效率。 ▲ 串行通信接口的工作控制 AT89S52 串行口的工作主要由 兩個 SFR 來控制。一個是串行口控制寄存器 SCON（ Series Control）， SCON 用來設定串行口的 4 種工作方式，接收、發(fā)送控制及設置狀態(tài)標志。二是電源控制寄存器 PCON（ Power Control），其中與串行口工作有關的只有一位 D7（ SMOD）為波特率選擇控制位。 串行端口控制寄存器 (serial port control register，簡稱 SCON)是一個 8 為、可尋址的寄存器，如表 2所示其功能是設定與控制串行端口。對其中的幾位說明如下。 表 2 SCON 寄存器 SM0 SM1 SM2 REN TB8 RB8 TI RI ● SM0 與 SM1 這兩位的功能是設定串行端口的模式，如表 3所示。表 3 的 4 種工作方式，串行通信只使用了方式 3。方式 0 主要用來擴展輸入、輸出口。 OSC 為單片機的時鐘頻率 表 3 串口工作方式 SM1 SM0 mode 功能簡介 比特率 0 0 0 移位寄存器 OSC/12 0 1 1 8位 UART 可變 1 0 2 9位 UART OSC/32 或 OSC/64 西昌學院畢業(yè)論文 (設計 ) 13 （續(xù)表） 1 1 3 9為 UART 可變 ● TI 本位為傳送中斷標志位，當中斷結束時，本位并不會恢復為 0，必須由軟件清除。mode mode 2 或 mode 3 時，若完成傳送停止位，則本位自動設定為 1，并產生 TI 中斷。 mode 0 時，若完成傳送第 8 位，則本位自動設定為 1，并產生 TI 中斷。 ● RI 本位為接收中斷標志位，當中斷結束時，本位并不會恢復為 0，必須由軟件清除。mode mode 2 或 mode 3 時，若完成接收到停止位，則本位自動設定為 1，并產生 RI中斷。 mode 0 時，若完成接收第 8位，則本位自動設定為 1，并產生 RI中斷。 DAC0832 ? DAC0832 工作原理 本系統(tǒng)的 D/A轉換器采 用 DAC0832。 DAC0832 是一個 8 位 D/A 轉換器。單電源供電，從 +5V ～ +15V 均可正常工作?；鶞孰妷旱姆秶鸀? 10V ；電流建立時間為 1 S ；CMOS 工藝，低功耗 20mW 。 DAC0832 轉換器芯片為 20 引腳，雙列直插式封裝 ,其引腳排列如圖 6所示。 DAC0832 內部結構框圖如圖 7所示。 該轉換器由輸入寄存器和 DAC 寄存器構成兩級數(shù)據(jù)輸入鎖存。使用時數(shù)據(jù)輸入可以采用兩級鎖存（雙鎖存）形式，或單級鎖存（一級鎖存，一級直通）形式，或直接輸入（兩級直通）形式。 此外，由三個 與門電路組成寄存器輸出控制邏輯電路，該邏輯電路的功能是進行數(shù)據(jù)鎖存控制，當 =0時，輸入數(shù)據(jù)被鎖存；當 =1時，鎖存器的輸出跟隨輸入的數(shù)據(jù)。 D/A轉換電路是一個 R2R T 型電阻網絡，實現(xiàn) 8位數(shù)據(jù)的轉換。對各引腳信號說明如下： V cc 芯片電源電壓 , +5V～ +15V VREF 參考電壓 , 10V～ +10V RFB 反饋電阻引出端 , 此端可接運算放大器輸出端 AGND 模擬信號地 DGND 數(shù)字信號 地 西昌學院畢業(yè)論文 (設計 ) 14 DI7~ DI0 數(shù)字量輸入信號，其中 : DI0為最低位， DI7為最高位 圖 6 DAC0832引腳圖 圖 7 DAC0832內部結構圖 ILE 輸入鎖存允許信號 , 高電平有效 CS 片選信號 , 低電平有效 WR1 寫信號 1，低電平有效 當 ILE、 CS、 WR1同時有效時 , LE=1，輸入寄存器的輸出隨輸入而變化 WR1 , LE=0， 西昌學院畢業(yè)論文 (設計 ) 15 將輸入數(shù)據(jù)鎖存到輸入寄存器。 XFER 轉移控制信號，低電平有效 WR2 寫信號 2，低電平有效 當 XFER、 WR2同時有效時 , LE2=1， DAC 寄存器輸出隨輸入而變化； WR1 , LE=0，將輸入數(shù)據(jù)鎖存到 DAC 寄存器，數(shù)據(jù)進入 D/A 轉換器，開始 D/A 轉換。 IOUT1 模擬電流輸出端 1 當輸入數(shù)字為全” 1”時 , 輸出電流最大，約為： 255VREF / 256RFB；全” 0”時 , 輸出電流為 0。 IOUT2 模擬電流輸出端 2 IOUT1 + I OUT2 = 常數(shù) ? DAC0832與微機系統(tǒng)的連接 單緩沖工作方式： 所謂單緩沖方式就是 使 0832的兩個輸入寄存器中有一個處于直通方式，而另一個處于受控的鎖存方式，或者說兩個輸入寄存器同時受控的方式。在實際應用中，如果只有一路模擬量輸出，或雖有幾路模擬量但并不要求同步輸出的情況，就可采用單緩沖方式 ，此時只需一次寫操作，就開始轉換，可以提高 D/A的數(shù)據(jù)吞吐量。連接方式如圖 8所示。 圖 8 DAC0832單緩沖工作方式 雙緩沖工作方式： 所謂雙緩沖方式，就是把 DAC0832的兩個鎖存器都接成受控鎖存方式 ，其 連接方式西昌學院畢業(yè)論文 (設計 ) 16 如圖 9所示。 圖 9 DAC0832雙緩沖工作方式 由于兩個鎖存器分別 占據(jù)兩個地址，因此在程序中需要使用兩條傳送指令，才能完成一個數(shù)字量的模擬轉換。假定輸入寄存器地址為 FEH， DAC寄存器地址為FFH。則完成一次數(shù) /模轉換的程序段如下： MOV R0， 0FEH ；裝入輸入寄存器地址 MOVX @R0， A ；轉換數(shù)據(jù)送輸入寄存器 INC R0 ；產生 DAC 寄存器地址 MOVX @ R0 , A ；數(shù)據(jù)通過 DAC 寄存器 最后一條指令，表面上看來是把 A 中數(shù)據(jù)送 DAC 寄存器，實際上這種數(shù)據(jù)轉送并不真正進行，該指令只是起到打開 DAC 寄存器使輸入寄存器中數(shù)據(jù)通過的作用，數(shù)據(jù)通過后就去進行 D/A 轉換。 AT24C02 ? 芯片概述 AT24C02是一個 2K 位串行 CMOS E2PROM， 內部含有 256個 8位字節(jié)， CATALYST公司的先進 CMOS 技術實質上減少了器件的功耗。 AT24C02有一個 16字節(jié)頁寫緩沖器。該器件通過 IC 總線接口進行操作，有一個專門的寫保護功能。 ? 管腳配置，如圖 10。 西昌學院畢業(yè)論文 (設計 ) 17 圖 10 管腳封裝 ? 極限參數(shù) 工作溫度工業(yè)級 55℃ +125℃ 商業(yè)級 0 ℃ +75℃ 貯存溫度 65℃ +150℃ 各管腳承受電壓 Vcc+ Vcc 管腳承受電壓 + 封裝功率損耗（ Ta=25℃） 焊接溫度 (10 秒 ) 300℃ 輸出短路電流 100mA 表 4 可靠性參數(shù) 符號 參數(shù) 最小 最大 單位 參考測試模式 NEND 耐久性 1,000,000 周期 /字節(jié) MILSTD883 測試方法 1033 TDR 數(shù)據(jù)保存時間 100 年 MILSTD883 測試方法 1008 VZAP ESD 2021 V MILSTD883 測試方法 3015 ILTH 上拉電流 100 mA JEDEC 標準 17 ? 功能描述 AT24C02 支持 IC，總線數(shù)據(jù)傳送協(xié)議 IC，總線協(xié)議規(guī)定任何將數(shù)據(jù)傳送到總線的器件作為發(fā)送器。任何從總線接收數(shù)據(jù)的器件為接收器。數(shù)據(jù)傳送是由產生串行時鐘和所有起始停止信號的主器件控制的。主器件和從器件都可以作為發(fā)送西昌學院畢業(yè)論文 (設計 ) 18 器或接收器，但由主器件控制傳送數(shù)據(jù)（發(fā)送或接收）的模式，通過器件地址輸入端 A0、 A1 和 A2 可以實現(xiàn)將最多 8 個 AT24C02 器件連接到總線上。 ? 管腳描述 表 5 管腳描述 管腳名稱 功能 A0 A1 A2 器件地址選擇 SDA 串行數(shù)據(jù) /地址 SCL 串行時鐘 WP 寫保護 Vcc +~ 工作電壓 Vss 地 SCL 串行時鐘 AT24C02串行時鐘輸入管腳用于產生器 件所有數(shù)據(jù)發(fā)送或接收的時鐘，這是一個輸入管腳。 SDA 串行數(shù)據(jù) /地址 AT24C02 雙向串行數(shù)據(jù) /地址管腳用于器件所有數(shù)據(jù)的發(fā)送或接收， SDA 是一個開漏輸出管腳，可與其它開漏輸出或集電極開路輸出進行線或（ wireOR）。 A0、 A A2 器件地址輸入端 這些輸入腳用于多個器件級聯(lián)時設置器件地址，當這些腳懸空時默認值為 0。當使用 AT24C02 時最大可級聯(lián) 8個器件。如果只有一個 AT24C02被總線尋址，這三個地址輸入腳（ A0、 A A2 ）可懸空或連接到 Vss，如果只有一個 AT24C02被總線尋址這三個地址輸入腳（ A0、 A A2 ）必須連接到 Vss。 WP 寫保護 如果 WP管腳連接到 Vcc，所有的內容都被寫保護只能讀。當 WP管腳連接到 Vss 或懸空允許器件進行正常的讀 /寫操作。 西昌學院畢業(yè)論文 (設計 ) 19 3 電源控制系統(tǒng)硬件設計 按照系統(tǒng)的設計方案，本系統(tǒng)的硬件電路也采用分塊設計，現(xiàn)對其分塊進行詳細介紹。 單片機控制模塊 此模塊是整個系統(tǒng)的“大腦”，主要負責電壓信號的控制輸出。如圖 11。 圖