【文章內容簡介】 被內部上拉 電阻拉 為高電平，并 可 作為 輸入端口。作 輸入端時，由于外部下拉為低電平， P3 口將輸出電流（ ILL）這是由于上拉 電阻 的緣故。 P3 口除了作為一般的 I/O 口線外，更重要的用途是它的第二功能 可作為 AT89S51的一些特殊功能口： RXD（串行輸入口） TXD（串行輸出口） 0INT （外部中斷 0） 1INT （外部中斷 1） T0（ 定 時器 0） T1（ 定 時器 1） WR（外部數據存儲器寫選通） RD （外部數據存儲器讀選通） ******大學畢業(yè)設計（論文） 7 P3 口同時為閃爍編程和編程校驗接收一些控制信號。 RST： 復位輸入。當振蕩器 工作 時 ， RST 引 腳 出現 兩個機器周期 以上 的高電平 將使單片機復位 。 ALE/ PROG ：當訪問外 部存儲器時 ， 地址鎖存允許 管腳 的輸出電平用于鎖存地址的 低 8 位 字節(jié)。在 FLASH 編程期間，此引腳用于輸入編程脈沖。 即使不訪問外部存儲器， ALE 端 仍 以 時鐘振蕩頻率的 1/6 輸出正脈沖信號 ， 因此它可用作對外部輸出 脈沖或用于定時目的。然而要注意的是：每當用作外部數據存儲器時，將跳過一個 ALE 脈沖。如想禁止 ALE 的輸出可在 SFR8EH 地址 單元 上置 0。此 時， ALE 只有在執(zhí)行 MOVX，MOVC 指令 時 ALE 才起作用 。 另外 ， 該引腳 會 被略微拉高 ，單片機在執(zhí)行外部程序時，應設置 ALE 無效。 PSEN ： 外部程序存儲器的選通信號。在由外部程序存儲器取 指令 期間 ， 每個機器周期兩次 PSEN 有效。但在訪問外部數據存儲器時，這兩次有效的 PSEN 信號將不出現。 EA /VPP：當 EA 保持低電平時，則在此期間 訪問 外部程序存儲器（ 0000HFFFFH），不管是否有內部程序存儲器 。 注意加密方式 1 時 ， EA 將內部鎖定為 RESET； 當 EA 端保持高電平時，此 期間訪問 內部程序存儲器。在 FLASH 編程期間 ， 此引腳也用于施加12V 編程 電壓 VPP。 XTAL1：反向振蕩放大器的輸入及內部時鐘工作電路的輸入。 XTAL2： 反向振蕩 放大 器的輸出 端 。 振蕩器特性 ： XTAL1 和 XTAL2 分別為反向放大器的輸入和輸出。該反向放大器可以配置為片內振蕩器。石 英 晶 體 振蕩和陶瓷振蕩均可采用。如采用外部時鐘源驅動器 件， XTAL2 應不接。 由于 輸入至內部時鐘信號要 通過一個二分頻觸發(fā)器，因此對外部時鐘信號的脈寬無任何要求，但必須保證脈沖的高低電平 符合 要求的寬度。 芯片擦除 ： 在并行編程模式，利用控制信號的正確組合并保持 ALE/PROG 引 腳 200ns500ns的低電平脈沖寬度即可完成擦除操作。在串行編程模式，芯片擦除操作是利用擦除指令進行。在這種方式，擦除周期是自身定時的，大約為 500ms。 此外 ， AT89S51 設有穩(wěn)態(tài)邏輯，可以在零頻率的條件下 進入 靜態(tài)邏輯，支持兩種軟件可選的掉電模式。在閑置模式下， CPU 停止工作 ， 但 RAM，定時器，計數器，串 行口和中斷系統(tǒng)仍在工作。在掉電模式下，保存 RAM 的內容并且凍結振蕩器，禁止所 有******大學畢業(yè)設計（論文） 8 其他芯片 的 功能，直到下一個硬件復位為止。 信號處理 電路 D/A 轉換器 (DAC0832)引腳及功能介紹 [8]： DAC0832 為電壓輸入、電流輸出的 R2R電阻網絡型的 8位 D/A轉換器 ， 采用 CMOS和薄膜 SiCr 電阻相容工藝制造，溫漂低，邏輯電平輸入與 TTL 電平兼容。 它可直接與微處理器相連，采用雙緩沖寄存器 ， 這樣可在輸出的同時，采集下一個數字量，以提高轉換速度。 DAC0832 的內部功能框圖如圖 32 所示。 8 位 輸 入 寄存 器8 位 D A C 寄存 器8 位 D / A 轉換 器D I 7D I 6D I 5D I 4D I 3D I 2D I 1D I 01 31 41 51 645678V r e f1 11 29I o u t 1I o u t 2R f bD G N DV C CA G N DM 1M 2M 3D A C 0 8 3 2L E 1 L E 2I L EC SW R 1W R 2X F E R1 02 031 9121 81 7R f b 圖 32 DAC0832 的內部功能框圖 引腳 排列如圖 33 所示。 CS1W R 12A G N D3D I34D I25D I16D I07V re f8R fb9D G N D10Io u t 111Io u t 212D I713D I614D I515D I416X F E R17W R 218IL E19V C C20D A C 0 8 3 2 圖 33 DAC0832 的 引腳 排列圖 ******大學畢業(yè)設計（論文） 9 DAC0832 的組成： DAC0832 主要由 3 部分組成，第一部分是 8 位 D/A 轉換器，輸出為電流形式；第二部分是兩個 8 位數據鎖存器構成雙緩沖形式 ； 第三部分是控制邏輯。單片機可利用控制邏輯通過數據總線向輸入鎖存器存數據，因控制邏輯的連接方式不同，可使 D/A 轉換器的數據輸入具有雙緩沖、單緩沖和直通 3 種方式。當 1WR 、 2WR 、XFER 及 CS 接低電平時， ILE 接高電平 ， 即不用寫信號控制，使兩個寄存器處于開通狀態(tài)，外部輸入數據直通內部 8 位 D/A 轉換器的數據輸入端，這種方式稱為直通方式。當2WR 、 XFER 接低電平， 使 DAC0832 中 2 個寄存器中的一個處于開通狀態(tài)，只 控制一個寄存器，這種工作方式 叫做 單緩沖工作方式。當 ILE 為高電平 ， CS 和 1WR 為低電平，8 位輸入寄存器有效，輸入數據存入寄存器。當 D/A 轉換時 ， 2WR 、 XFER 為低電平，2LE 使 8 位 D/A 寄存器有效，將數據置入 D/A 寄存器中，進行 D/A 轉換。 2 個寄存器均處于受控狀態(tài)，輸入 數據要經過 2 個寄存器緩沖控制后才進入 D/A 轉換器。這種工作方式 叫做 雙緩沖工作方式 [9]。 DAC0832 管腳定義說明如下： CS ：片選輸入端，低電平有效，與 ILE 共同作用，對 1WR 信號進行控制。 ILE：輸入的鎖存信號 ， 高電平有效 ， 當 ILE=1 且 CS 和 1WR 均為低電平時， 8 位輸入寄存器允許輸入數據；當 ILE=0 時， 8 位輸入寄存器鎖存數據。 1WR ：寫信號 1， 低電平有效 ，用來將輸入數據 送入寄存器中；當 1WR =1 時，輸入寄存器的數據被鎖定；當 CS =0， ILE=1 時，在 1WR 為有效電平的情況下，才能寫入數字信號。 2WR ：寫信號 2， 低電平有效，與 XFER 組合，當 2WR 和 XFER 均為低電平時，輸入寄存器中的 8 位數據傳送給 8 位 DAC 寄存器 ； 2WR =1 時 8 位 DAC 寄存器鎖存數據。 XFER ：傳輸控制信號，低電平有效，控制 1WR 有效。 DI0~DI7： 8 位數字量輸入端，其中 DI0 為最低位， DI7 為 最高位。 Iout1： DAC 電流輸出 1 端，當 DAC 寄存器全為 1 時，輸出電流 Iout1 為最大 ； 當DAC 寄存器中全都為 0 時，輸出電流 Iout1 最小。 Iout2： DAC 電流輸出 2 端，輸出電流 Iout1+Iout2＝常數。 ******大學畢業(yè)設計（論文） 10 Rfb：芯片內的反饋電阻 引出端，用來作為外接 運算放大器 的反饋電阻。在構成電壓輸出 DAC 時，此端應接運算放大器的輸出端。 Vref：參考電壓輸入端，通過該引腳將外部的高精度電壓源與片內的 R2R 電阻網絡 相連，其電壓范圍為 10~+10V。 VCC： 電源電壓輸入端，電源電壓范圍為 +5~+15V，最佳狀態(tài)為 +15V。 DGND：數字電路接地端。 AGND：模擬電路接地端，通常與 DGND 相連。 為了將模擬電流轉換為模擬電壓，需把 DAC0832 的兩個輸出端 Iout1 和 Iout2 分別接到運算放大器的兩個輸入端，經過一級運放得到單極性輸出電壓 U1。當需要把輸出電壓轉換為雙極性輸出時 ， 可由第二級運放對 U1 及基準電壓 Vref反相求和，得到雙極性輸出電壓 U2。 如圖 34 所示 ， 電路為 8 位數字量 DI0~DI7 經 D/A 轉換器轉換為雙極性電壓輸出的電路圖 [10]。 U1U2+ 5 VR3R2R1+ 5 VCSW R 1D I 7D I 6D I 5D I 4D I 3D I 2D I 1D I 0I o u t 1I o u t 2X F E RW R 2I L E V r e fR f bD A C 0 8 3 2 圖 34 D/A 轉換雙極性輸出電路圖 第一級運放的輸出電壓為 ：81 2DU Vref? ? ?其中， D 為數字量的十進制數 。 第二級運放的輸出電壓為 ： 223121RRU U V ref??? ? ????? 當 R1=R2=2R3 時，則 ? ? 1282 2 1 128DU U V re f V re f?? ? ? ? ? DAC0832 與 AT89S51 的連接 ： DAC0832 是一種典型的 8 位轉換器，內部為雙緩沖寄存器即輸入寄存器和 DAC 寄******大學畢業(yè)設計（論文） 11 存器 ， 1WR 和 2WR 分別為相應兩個寄存器的寫信號控制端， ILE 為輸入 鎖存使能端，高電平有效， CS 為片選端， XFER 為傳輸控制端，它和 2WR 共同控制 DAC 寄存器的工作狀態(tài)。 DAC0832 有兩個接地端 AGND（模擬 信號 接地端）和 DGND（數字信號接地端 ） ，一般情況下，這兩個地端均 應 并聯接地。 DAC0832 有三種工作方式： 直通 工作方式，單緩沖工作方式，雙緩沖工作方式，在設計中選用單緩沖 工作方式 。 DAC0832 的 D/A 轉換電路為倒 T 型 R2R 電阻網絡，有 Iout1 和 Iout2 兩個電流輸出端，根據不同的電路組成，該芯片可以有兩種輸出模式，一種為電流輸出模式，這種模式基準電壓加在 Vref 端，由 Iout1 和 Iout2 輸出的電流經運算放大器相加后輸出；另一種為電壓輸出模式，這種模式基準電壓加在 Iout1 和 Iout2之間，模擬電壓從 Vref 端輸出。本電路采用后一種模式，其基準電壓通過電阻和 精密基準電壓源組成的穩(wěn)壓電路提供，其基準電壓為 ，作為電路設計的程序設計編碼基準電壓。由于 DAC0832 為 8 位轉換器，所以采取把 電壓等分256 份，得出 DAC0832 每 一步進輸出的電壓值為 。即： 。 DAC0832 與 AT89S51 的連接圖如圖 35 所示。 + 1 5 V + 5 VP 1 . 01P 1 . 12P 1 . 23P 1 . 34P 1 . 45P 1 . 5 ( M O S I )6P 1 . 6 ( M I S O )7P 1 . 7 ( S C K )8R S T9P 3 . 0 ( R X D )10P 3 . 1 ( T X D )11P 3 . 2 ( I N T 0 )12P 3 . 3 ( I N T 1 )13P 3 . 4 ( T 0 )14P 3 . 5 ( T 1 )15P 3 . 6 ( W R )16P 3 . 7 ( R D )17X T A L 218X T A L 119G N D20P 2 . 0 ( A 8 )21P 2 . 1 ( A 9 )22P 2 . 2 ( A 1 0 )23P 2 . 3 ( A 1 1 )24P 2 . 4 ( A 1 2 )25P 2 . 5 ( A 1 3 )26P 2 . 6 ( A 1 4 )27P 2 . 7 ( A 1 5 )28P S E N29A L E / P R O G30E A / V P P31P 0 . 7 ( A D 7 )32P 0 . 6 ( A D 6 )33P 0 . 5 ( A D 5 )34P 0 . 4 ( A D 4 )35P 0 . 3 ( A D 3 )36P 0 . 2 ( A D 2 )37P 0 . 1 ( A D 1 )38P 0 . 0 ( A D 0 )39V C C40A T 8 9 S 5 1CS1W R 12A G N D3D I 34D I 25D I 16D