畢業(yè)設計-基于labview的數(shù)字電子實驗平臺的設計(編輯修改稿)
2025-01-08 19:28 本頁面
【文章內(nèi)容簡介】 程序，指示器用來顯示程序運行的結果。 (2) 后面板的 設計 即程序框圖的設計， 相當于源代碼的設計。對框圖程序設計主要是對節(jié)點、數(shù)據(jù)端口和連線的設計。節(jié)點是 LabVIEW 程序運 行的要素，包括 4 種類型 :函數(shù)、 LabVIEW 子程序、結構和代碼。 (3) 程序的調(diào)試 。 當前面板和框圖程序設計好以后，程序的執(zhí)行過程中可能會遇到很多的錯誤。如果程序不能執(zhí)行，運行按鈕會出現(xiàn)一個折斷的箭頭。點擊斷箭的運行按鈕會出現(xiàn)錯誤清單。調(diào)試的主要方法有 :設置執(zhí)行程序為高亮方式、單步執(zhí)行和探針。 唐山學院畢業(yè)設計 4 3 總體設計 組合邏輯電路實驗的設計 在數(shù)字電子技術中的組合邏輯電路是由門電路構成，不含記憶單元，只存在從輸入到輸出的通路，沒有反饋回路。在數(shù)字邏輯電路中，高電 平和低電平 ( 1 和 0，或 +5v 和 GND) ) 用來分別代表布爾量的兩種邏輯狀態(tài)，也可以用 LabVIEW 提供的邏輯量真值 ( Ture ) 和假值 ( False) 來表示這兩種邏輯狀態(tài) [4]組合邏輯電路實驗可分為加法器、編碼器、譯碼器和數(shù)據(jù)選擇器四部分 [5]。本次設計的試驗平 臺中包括門電路實驗、編碼器實驗、譯碼器實驗等組合邏輯電路。此次 只詳細介紹編碼器實驗的具體設計 ，其它實驗簡略介紹 。 編碼器實驗 的設計 為了區(qū)分一系列不同的事物，將其中的每個事物用一個二值代碼表示，這就是編碼的含意。在二值 邏輯電路中，信號都是以高﹑低電平給出的。因此，編碼器 (Encoder)的邏輯功能就是將輸入的每一個高﹑低電平信號編成一個對應的二進制代碼。目前常用的編碼器有普通編碼器和優(yōu)先編碼器兩類。在普通編碼器中，任何時刻只允許輸入一個編碼信號，否則輸出將發(fā)生混亂。在優(yōu)先編碼器（ priority encoder）電路中，允許同時輸入兩個以上的編碼信號。不過在設計優(yōu)先編碼器時已經(jīng)將所有的輸入信號按優(yōu)先順序排了隊，當幾個輸入信號同時出現(xiàn)時，只對其中優(yōu)先權最高的一個進行編碼。本文介紹的是優(yōu)先編碼器，設計此實驗主要分三步，首先設 計前面板即用戶界面，再設計后面板即編寫程序框圖，最后調(diào)試。 前面板的設計要美觀且要與實際的試驗臺上的芯片及實驗連接相似，其主要實現(xiàn)控件及實驗結果的顯示，下圖為編碼器實驗的前面板。 圖 31 編碼器試驗前面板 為了擴展電路的功能和增加使用的靈活性，在邏輯電路中附加了由門電路 組成的控制電路。其中 S 為選通端，只有在 S =0 的條件下，編碼器才能正常工作。而在 S =1 時，所有的輸出端都被 封鎖在高電平。選通輸出端 sY 和擴展端 EXY 用唐山學院畢業(yè)設計 5 于擴展編碼功能。 sY 的低電平輸出信號表示 “電路工作，但無編碼輸入 ”， EXY 的低電平輸出信號表示 “電路工作，而且有編碼輸入 ”。它的輸入與輸出均以低電平作為有效信號。 后面板的設計要盡量簡潔清晰，編寫的程序框圖實際為編碼器的邏輯圖，其主要是使設計的編碼器能實現(xiàn)其功能，下圖為編碼器實驗的后面板。 圖 32 編碼器實驗后面板 程序框圖中用到了門電路中的與門﹑非門﹑與非門﹑或門﹑復合運算等。由這些門電路搭建出編碼器的工作原理圖。這里要注意復合運算的使用，插入復合運算時要根據(jù)需要改變其模式﹑逆操作及輸入端的個數(shù)。 當前面板和框圖程序設計好以后，程序的執(zhí)行過程中可能會遇到很多的錯誤。如果程序不能執(zhí)行，運行按鈕會出現(xiàn)一個折斷的箭頭。點擊斷箭的運行按鈕會出現(xiàn)錯誤清單。通過設置執(zhí)行程序為高亮方式查出錯誤并改正。 在前面板操作時，首先點 “連續(xù)運行 ”再根據(jù)實驗要求相應的撥動布爾開關，實驗結果就會在布爾指示燈上顯示出來。 門電路實驗 的設計 門電路實驗包括與門實驗、或門實驗、與非門實驗、四輸入與非門實驗，所需芯片分別為 74LS08(功能： Q=AB )、 74LS32(功能： Q＝ A＋ B)、 74LS00（功能 : BAQ ?? ）、 74LS20(功能： ABCDQ? ） 。 此實驗主要目的是驗證常用 TTL集成門電路功能，掌握各種門電路的邏輯符號及了解集成電路的外引線排列極其使用方法。其前面板和程序框圖如下圖所示。其中程序框圖中的與、或、非等布爾數(shù)值在每個實驗程序框圖的搭建連 接中均有使用。 唐山學院畢業(yè)設計 6 圖 33 門電路實驗前面板 圖 34 門電路實驗程序框圖 譯碼器實驗 的設計 本實驗平臺中的譯碼器實驗有 38 線譯碼器實驗和 BCD 七段顯示譯碼器實驗，因在病床呼叫器實驗中介紹 BCD 七段顯示譯碼器實驗，在此將不做介紹，只介紹 38 線譯碼器實驗的設計。 此設計的是 3 線 － 8 線譯碼器 74LS138，其中 A2 、 A1 、 A0 為地址輸入端， 0Y ～ 7Y 為譯碼輸出端， S 2S 、 3S 為使能端。其功能為：當 S1＝ 1， 2S ＋ 3S＝ 0 時，器件使能，地址碼所指定的輸出端有信號（為 0）輸出，其它所有輸出端均無信號（全為 1）輸出。當 S1＝ 0， 2S ＋ 3S ＝ X 時，或 S1＝ X， 2S ＋ 3S ＝1 時，譯碼器被禁止，所有輸出同時為 1。其前面板和程序框圖如下圖所示。 唐山學院畢業(yè)設計 7 圖 35 38 線譯碼器實驗前面板 圖 36 38 線譯碼器實驗程序框圖 時序邏輯電路實驗的設計 在各種復雜的數(shù)字電路中，不但需要對二值信號進行算術運算和邏輯運算，還經(jīng)常需要將這些信號和運算結果保存起來。為此，需要使用具有記憶功能的基本邏輯單元。能夠存儲 1 位二值信號的基本單元電路統(tǒng)稱為觸發(fā)器（ FlipFlip）。 時序電路是由組合邏輯電路部分和存儲電路 ( 觸發(fā)器 ) 部分組成，通常存儲電路在時鐘 CP 的有效邊沿動作。任何一個時 序邏輯電路都可以看做一個處理時序問題的機器，通常稱為時序機，時序機用驅(qū)動方程、狀態(tài)方程和輸出方程描述實際問題。組成存儲電路 ( 觸發(fā)器 ) 的關鍵是有一個時鐘脈沖，在時鐘脈沖信號的作用下，輸出相應的信號。在基本觸發(fā)器中 CP 是直接加到輸入端的，基本觸發(fā)器是組成其他類觸發(fā)器的基礎。同步觸發(fā)器中，輸入信號是經(jīng)過控制門輸入的，而管理控制門的則是叫做時鐘脈沖的 CP 信號，只有在 CP 信號到來時，輸入信號才能進入觸發(fā)器，否則就會被拒之門外，對電路不起作用。邊沿觸發(fā)器唐山學院畢業(yè)設計 8 是只有在時鐘脈沖的上升或下降沿時刻，輸入信號才能被 接受，雖然邊沿觸發(fā)器有好幾種不同的電路結構，但邊沿控制卻是它們的共同特點。 由于采用的電路結構形式不同，觸發(fā)信號的觸發(fā)方式也不一樣。觸發(fā)方式分為電平觸發(fā) ﹑ 脈沖觸發(fā)和邊沿觸發(fā)三種。本
公司管理相關推薦
鄂ICP備17016276號-1