自動(dòng)化畢業(yè)設(shè)計(jì)-基于單片機(jī)的8路模擬量輸入數(shù)值顯示控制器的設(shè)計(jì)(編輯修改稿)
2025-01-08 15:55 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 是利用單片機(jī)編程軟件控制實(shí)現(xiàn)；二是利用開(kāi)關(guān)硬件控制實(shí)現(xiàn)。 數(shù)據(jù)處理由單片機(jī)芯片 AT89C51 實(shí)現(xiàn)，作為核心器件。 顯示選用八段數(shù)碼管。 系統(tǒng)工作原理 單片機(jī)處理核心模塊 AT89C51 是一種高性能低功耗的采用 CMOS 工藝制造的 8位微控制器，擁有8KB 的可編程的閃存（ Flash programmable and erasable read only memory）。它提供下列標(biāo)準(zhǔn)特征： 8K 字節(jié)的閃速存儲(chǔ)器， 56 字節(jié)的 RAM， 32 條 I/O 線， 3個(gè) 16 位定時(shí)器 /計(jì)數(shù)器，一個(gè)六中斷源兩個(gè)優(yōu)先級(jí)的中斷結(jié)構(gòu)，一個(gè)雙工的串行口，片上震蕩器和時(shí)鐘電路。其管腳圖如圖 1 所示： 8 引腳說(shuō)明： VCC：電源電壓 GND:地 P0 口： P0口是一組 8位漏極開(kāi)路型雙向 I/O 口，作為輸出口用時(shí)，每個(gè)引腳能驅(qū)動(dòng) 8 個(gè) TTL 邏輯門電路。當(dāng)對(duì) 0 端口寫入 1時(shí)，可以作為高阻抗輸入端使用。 當(dāng) P0 口訪問(wèn)外部程序存儲(chǔ)器或數(shù)據(jù)存儲(chǔ)器時(shí)，它還可設(shè)定成地址數(shù)據(jù)總線復(fù)用的形式。在這種模式下， P0 口具有內(nèi)部上拉電阻。 在 Flash 編程時(shí)， P0 口接收指令字節(jié)，同時(shí)輸出指令字節(jié)在程序校驗(yàn)時(shí)。程序校驗(yàn)時(shí)需要外接上拉電阻。 P1 口： P1口是一帶有內(nèi)部上拉電阻的 8 位雙向 I/O 口。 P1 口的輸出緩沖能接受或輸出 4個(gè) TTL 邏輯門電路。當(dāng)對(duì) P1口寫 1時(shí)，它們被內(nèi)部的上拉電阻拉升為高電平，此時(shí)可以作為輸入端使用。當(dāng)作為輸入端使用時(shí)， P1 口因?yàn)閮?nèi)部存在上拉電阻，所以當(dāng)外部被拉低時(shí)會(huì)輸出一個(gè)低電流（ IIL）。 P2 口： P2是一帶有內(nèi)部上拉電阻的 8位雙向的 I/O 端口。 P2口的輸出緩沖能驅(qū)動(dòng) 4個(gè) TTL 邏輯門電路。當(dāng)向 P2口寫 1時(shí)，通過(guò)內(nèi)部上拉電阻把端口拉到高電平，此時(shí)可以用作輸入口。作為輸入口，因?yàn)閮?nèi)部存在上拉電阻，某個(gè)引腳被外部信號(hào)拉低時(shí)會(huì)輸出電流（ IIL）。 圖 1. AT89C51 芯片管腳圖 9 P2 口在訪問(wèn)外部程序存儲(chǔ)器或 16 位地址的外部數(shù)據(jù)存儲(chǔ)器（例如 MOVX ＠ DPTR）時(shí)， P2 口送出高 8 位地址數(shù)據(jù)。在這種情況下， P2 口使用強(qiáng)大的內(nèi)部上拉電阻功能當(dāng)輸出 1時(shí)。當(dāng)利用 8位地址線訪問(wèn)外部數(shù)據(jù)存儲(chǔ)器時(shí)（例 MOVX ＠R1）， P2 口輸出特殊功能寄存器的內(nèi)容。 當(dāng) Flash 編程或校驗(yàn)時(shí)， P2 口同時(shí)接收高 8位地址和一些控制信號(hào)。 P3 口： P3是一帶有內(nèi)部上拉電阻的 8位雙向的 I/O 端口。 P3口的輸出緩沖能驅(qū)動(dòng) 4個(gè) TTL 邏輯門電路。當(dāng)向 P3口寫 1時(shí)，通過(guò)內(nèi)部上拉電阻把端口拉到高電平，此時(shí)可以用作輸入口。作為輸入口，因?yàn)閮?nèi)部存在上拉電阻，某個(gè)引腳被外部信號(hào)拉低時(shí)會(huì)輸出電流（ IIL）。 P3 口同時(shí)具有 AT89C51 的多種特殊功能，具體如下表所示： 端口引腳 第二功能 RXD (串行輸入口 ) TXD（串行輸出口） 0INT (外部中斷 0) 1INT （外部中斷 1） T0（定時(shí)器 0） T1（定時(shí)器 1） WR （外部數(shù)據(jù)存儲(chǔ)器寫選通） RD （ 外部數(shù)據(jù)存儲(chǔ)器都選通） 表 1. P3 口的第二功能 RST:復(fù)位輸入。當(dāng)振蕩器工作時(shí)， RST引腳出現(xiàn)兩個(gè)機(jī)器周期的高電平將使單片機(jī)復(fù)位。 ALE/PROG :當(dāng)訪問(wèn)外部存儲(chǔ)器時(shí)，地址鎖存允許是一輸出脈沖，用以鎖存地址的低 8 位字節(jié)。當(dāng)在 Flash 編程時(shí)還可以作為編程脈沖輸出（ PROG ）。 一般情況下， ALE是以晶振頻率的 1/6 輸出，可以用作外部時(shí)鐘或定時(shí)目的。但也要注意，每當(dāng)訪問(wèn)外部數(shù)據(jù)存儲(chǔ)器時(shí)將跳過(guò)一個(gè) ALE 脈沖。 PSEN ：程序存儲(chǔ)允許時(shí)外部程序存儲(chǔ)器的讀選通信號(hào)。當(dāng) AT89C52 執(zhí)行外部程序存儲(chǔ)器的指令時(shí)，每個(gè)機(jī)器周期 PSEN 兩次有效，除了當(dāng)訪問(wèn)外部數(shù)據(jù)存儲(chǔ)器時(shí)， PSEN 將跳過(guò)兩個(gè)信號(hào)。 10 EA /VPP:外部訪問(wèn)允許。為了使單片機(jī)能夠有效的傳送外部數(shù)據(jù)存儲(chǔ)器從 0000H 到 FFFH 單元的指令， EA 必須同 GND 相連接。需要主要的是，如果加密位 1 被編程，復(fù)位時(shí) EA 端會(huì)自動(dòng)內(nèi)部鎖存。 當(dāng)執(zhí)行內(nèi)部編程指令時(shí)， EA 應(yīng)該接到 VCC 端。 XTAL1：振蕩器反相放大器以及內(nèi)部時(shí)鐘電路的輸入端。 XTAL2：振蕩器反相放大器的輸出端。 ADC 模數(shù)轉(zhuǎn)換模塊 (1) ADC0809 主要特性 ADC0809 是采用 CMOS 工藝制造的雙列直插式單片 8 位 A/D 轉(zhuǎn)換器。分辨率 8 位，精度 7 位，帶 8 個(gè)模擬量輸入通道，有通道地址譯碼鎖存器，輸出帶三 態(tài)數(shù)據(jù)鎖存器。啟動(dòng)信號(hào)為脈沖啟動(dòng)方式，最大可調(diào)節(jié)誤差為177。 1LSB， ADC0809 內(nèi)部設(shè)有時(shí)鐘電路，故 CLK 時(shí)鐘需由外部輸入， fclk 允許范圍為 500kHz~1MHz，典型值為 640kHz。每通道的轉(zhuǎn)換需 66~73 個(gè)時(shí)鐘脈沖，大約 100~110μ s。工作溫度范圍為 40℃ ~+85℃。功耗為 15mW，輸入電壓范圍為 0~5V，單一 +5V 電源供電。它可以接與 Z80、 808 8080、 8031 等 CPU 相連，也可以獨(dú)立使用。 (2) ADC0809 內(nèi)部結(jié)構(gòu)和外部引腳 ADC0809A/D 轉(zhuǎn)換器，其內(nèi) 部結(jié)構(gòu)如圖 34所示。包括一個(gè)高阻抗斬波比較器；一個(gè)帶有 256 個(gè)電阻分壓器的樹(shù)狀開(kāi)關(guān)網(wǎng)絡(luò)；一個(gè)邏輯控制環(huán)節(jié)和 8 位逐次比較寄存器 (SAR)；一個(gè) 8 位三態(tài)輸出緩沖器。引腳功能介紹如下： 11 A、 IN0~IN8： 8 路輸入通道的模擬量輸入端，輸入； B、 21~28： 8 位數(shù)字量輸出端； 21 為最低位 (LSB)， 28 為最高位 (MSB)，輸出，三態(tài)； C、 ALE：地址鎖存控制信號(hào)，輸入，上升沿有效。將地址選擇信號(hào) A、 B、 C 鎖入地址寄存器； D、 START：?jiǎn)?dòng) A/D 轉(zhuǎn)換控制信號(hào)，輸入，上升 沿有效。當(dāng)輸入一個(gè)正脈沖，便立即啟動(dòng) A/D 轉(zhuǎn)換，同時(shí)使 EOC 變?yōu)榈碗娖剑? E、 EOC： A/D 轉(zhuǎn)換結(jié)束信號(hào)，輸出，高電平有效。 EOC 由低電平變?yōu)楦唠娖?，表明本?A/D 轉(zhuǎn)換已經(jīng)結(jié)束； F、 OE：輸出允許控制信號(hào)，輸入，高電平有效。 OE 由低電平變?yōu)楦唠娖?，打開(kāi)三態(tài)輸出鎖存器，將轉(zhuǎn)換的結(jié)果輸出到數(shù)據(jù)總線上； G、 VREF()、 VREF(+)：片內(nèi) D/A 轉(zhuǎn)換器的參考電壓輸入端。 VREF()不能為負(fù)值， VREF(+)不能高于 VCC， 且 1/2[VREF()+VREF(+)]與 1/2VCC 之差不得大 于 ； H、 CLOCK：時(shí)鐘輸入端。 500kHz~1M
公司管理相關(guān)推薦
鄂ICP備17016276號(hào)-1