【文章內(nèi)容簡介】 um。 3連接 Esd 電路的線不能斷，如果改變走向不要換金屬層。 3 Esd 電路中無 VDDX,VSSX,是 VDDB， VSSB。 3 PAD 和 ESD 最好使用 M1 連接，寬度不小于 20um。使用 M2 連接時 ,pad 上不用打 VIA 孔 ,在 ESD 電路上打。 3 PAD 與芯片內(nèi)部 cell 的連線要從 ESD 電路上接過去。 3 Esd 電路的 SOURCE 放兩邊， DRAIN 放中間。 ESD 的 D 端的孔到 poly 的間距為 4,S 端到 poly 的間距為 ^+D 端進來時影響 poly。 4 ESD 的 pmos 管與其他 ESD 或 POWER 的 nmos 管至少相距 70um 以上。 4大尺寸的 pmos/nmos 與其他 nmos/pmos(非 powermos 和 ESD)的間距不夠 70um時 ,但最好不要小于 50um,中間加 NWELL,打上 NTAP。 4 NWELL 和 PTAP 的隔離效果有什么不同 ?NWELL 較深 ,效果較好。 4只有 esd 電路中的管子才可以用 2*2um 的孔 .怎么判斷 ESD 電路？上拉 P 管的D/G 均接 VDD,S 接 PAD。下拉 N 管的 G/S 接 VSS,D 接 4擺放 ESD 時 nmos 擺在最外緣 ,pmos 在內(nèi)。 4關于匹配電路，放大電路不需要和下面的電流源匹配。什么是匹配？使需要匹配的管子所處的光刻環(huán)境一樣。 匹配分為橫向，縱向，和中心匹配。 1221 為縱向匹配， 12 為中心匹配 （把上方 1 轉到下方 1 時，上方 2 也達到下方 2位置）。 21 中心匹配最佳。 4尺寸非常小的匹配管子對匹配畫法要求不嚴格 .4 個以上的匹配管子 ,局部和整體都匹配的匹配方式最佳。 4在匹配電路的 mos 管左右畫上 dummy,用 poly， poly 的尺寸與管子尺寸一樣 ,dummy 與相鄰的第一個 poly gate 的間距等于 poly gate 之間的間距。第 4 章 模擬版圖設計匹配 13 第 4 章 模擬版圖設計匹配 匹配的概述 生活中我們經(jīng)常會遇到這樣的事情：收聽 CD 播放器的時候 ,左右耳脈里發(fā)出的聲音經(jīng)常不一樣 ,甚至當有人打開窗 戶的瞬間或者打開室內(nèi)空調(diào)的過程中，隨著溫度的變化， CD 發(fā)出的聲音也會隨之發(fā)生變化，因此我們就不厭其煩地調(diào)來調(diào)去。同樣的情況也會發(fā)生在手機和接受機中。我們希望無論是 CD 播放器還是其它音響 ,它們相搭檔的器件反應完全一樣。也就是說，其中一個放大器的頻率和幅值能完全符合并跟蹤另一個運放的頻率和幅值響應，達到這一目標的方法之一就是匹配。實現(xiàn)匹配過程中，版圖設計是一個非常重要的環(huán)節(jié)。一個優(yōu)秀的版圖可以大大提升一個設計。 匹配的規(guī)則： 當集成電路產(chǎn)業(yè)剛剛起步的時候，制造工 業(yè)仍然相對落后。即使你將兩個需要匹配的器件放的很近，我們也仍然無法保證它們的一致性?，F(xiàn)在雖然隨著制造工藝越來越精確，但是匹配問題的研究從來就沒有停止過，相反地，匹配問題顯得日益突出和重要。使需要匹配的器件所處的光刻環(huán)境一樣 ,稱之為匹配。匹配分為橫向匹配、縱向匹配和中心匹配。實現(xiàn)匹配有三個要點需要考慮：需要匹配的器件彼此靠近、注意周圍器件、保持匹配器件方向一致。 根器件法 (Root Device Method) 有時侯我們會遇到兩個或者兩個以上的而且阻值不同的電阻需要匹配。如下圖 1 所示，如何將這 5 個阻值不同的電阻做成最優(yōu)化的匹配呢？圖 2 則給出了正確的答案，我們不妨分析一下： 圖 41 阻值不同的電阻需要匹配 電子科技大學成都學院本科畢業(yè)設計論文 14 如果要滿足上面 5 個電阻的匹配，需要考慮以下步驟： （ 1）、首先，盡可能把這些電阻靠近放置，這是基本的要求。（ 2）、其次，要使這些電阻保持同一個方向。 （ 3）、采用根部件的最好方法是找出一個中間值，用 1K 的電阻作為值將電阻串聯(lián)和并聯(lián)起來。這種方法節(jié)省了接觸電阻的總數(shù)使其所占的比例減少，面積也相當，現(xiàn)在占主導地位的是電阻器件本身的薄層電阻。利用根部件時 ,如果所 有的電阻尺寸一樣 ,形狀一樣 ,方向一致而且相互靠近 ,那么就可以得到一個很好的匹配。我們經(jīng)常在選擇根器件的時侯，用最小的電阻作為根器件，這樣的選擇當然也可以實現(xiàn)我們需要的匹配，但同時我們卻忽略了另外一個問題，那就是像 2K 這樣的電阻如果用 250 做根器件，那么就需要 8 個根器件串聯(lián)起來實現(xiàn)，這就導致了這 8 個電阻之間接觸電阻也同時加大了，這是我們不希望看到的。所以選擇根部器件時我們不一定要選擇幾個電阻的最大公約數(shù)，因為這樣有可能造成接觸電阻過大 ,因此一定要選擇中間值作為根器件。根器件法不僅適用于電阻，同樣也適用 于其它類型的器件。 圖 42 中間值 1K 電阻作根電阻 交叉法 (Interdigitating Devices) 采用指狀交叉法是一項非常好的技術，不僅適用于電阻，也同樣適用于其他任何器件，只要是兩個或者兩個以上就可以交叉排列，布線用上下行走的蛇形線，如下圖 43所示： 圖 43 匹配方式 虛擬器件法 虛擬器件法 (Dummy Devices)：當這些電阻開始被腐蝕的時候，位于中間的器件所處的環(huán)境肯定與兩邊的不同，位于兩邊的器件所受的腐蝕會比中 間的器件多一些，這一點點的區(qū)別也許會對匹配產(chǎn)生非常不可預知的結果。為了使上述電阻在加工上面也保持一致，最簡單的辦法就是在兩邊分別放置一個“虛擬電阻”第 4 章 模擬版圖設計匹配 15 （“ dummyresister”），而實際上它們在電路連線上沒有與其它任何器件連接，它們只是提供了一些所謂的“靠墊”，以避免在兩端過度刻蝕。這就是虛擬器件 ,保證所有器件刻蝕一致 如圖 44所示 ： 圖 44 添加虛擬器件 加入虛擬器件的同時也要保證電阻之間的距離保持一致，這樣一來每一個電阻所處的環(huán)境已經(jīng)完全一致了。 另外一種情況就是當你 需要這些器件高度匹配的時候， ,也可以在四周都布滿虛擬器件 ,防止在四邊的過度腐蝕，以保證每個器件的周圍環(huán)境都一致。其缺點就是這種方法會占用很大的面積，采用時應多多考慮實際項目的需要。如圖 45所示： 圖 45 添加虛擬期間 共心法 (Common Centroid) 把器件圍繞一個公共的中心點放置稱為共心布置 ,如圖 圖 9 所示?，F(xiàn)有的集成工藝中，它可以降低熱梯度或工藝存在的線性梯度。熱梯度是由芯片上面的一個發(fā)熱點產(chǎn)生的，它會引起其周圍的器件的電氣特性發(fā)生變化。 離發(fā)熱點遠的器件要比離發(fā)熱點近的器件影響要小。共心技術使熱的梯度影響在器件之間 的分布比較均衡。下圖 4圖 47代表兩種常見的匹配方式： 電子科技大學成都學院本科畢業(yè)設計論文 16 圖 46 共質(zhì)心匹配的兩種方式 圖 47 電路圖與版圖的對照 匹配信號路徑 差分邏輯是模擬電路中常見的結構，是一種需要高度匹配的邏輯電路。 對于器件的匹配我們已經(jīng)在上面介紹了很多種方法，真正要實現(xiàn)電路的匹配效果好，不但要保證器件的匹配，也要充分考慮信號線上面的相互匹配。無論是信號線的長度寬度還 是產(chǎn)生的寄生參數(shù)都是我們必須認真考量的。在差分邏輯中，具有高度匹配的路徑長度和連線導線是關鍵。我們經(jīng)常在設計版圖過程中發(fā)現(xiàn)其中的一條需要與另外一條匹配的信號線被其它的器件或連線擋住了，從而造成兩條線路的長度不同，因此破壞了匹配的要求。通過波形分析我們也可以清晰的看到異樣，所以我們要盡可能保證需要匹配的導線長度也要一致。 盡量采用較大尺寸的器件 大多數(shù)情況下我們都會采用溝道長度較大的模擬器件 ,但與此同時也會帶來另外一個問題 ,那就是寄生參數(shù)也會隨之變大 ,通常我們會盡可能多打一些孔以減少電阻 ,還有一種方法就是將 W/L 較大的器件拆分成幾個器件 ,再加入兩個DUMMY POLY,保證器件在光刻時的程度一致。 第 4 章 模擬版圖設計匹配 17 結論 實現(xiàn)版圖中的匹配，版圖設計人員除了需要掌握以上幾種匹配的設計方法，與電路設計人員的充分交流也十分重要，通過交流，了解設計需求，提升對匹配度的了解，版圖設計會有很大的幫助。 下面是對匹配的要求所做的一個總結： 。盡量將匹配的器件靠近放置。 。保持器件的方向一致。 。選擇一個中間值作為根部件。 。共心法。 。交叉法。 。采用虛擬器件法。 。對于兩個器件的匹配采用四方交叉法。 。布線產(chǎn)生的寄生參數(shù)也一致。 電子科技大學成都學院本科畢業(yè)設計論文 18 第 5章 應用于 USB通道檢測器版圖設計 USB通道檢測器的電路圖： 圖 51 USB 通道檢測器電路圖 版圖電路的分析： 這個電路圖主要由電流鏡、差分對管、反向器和一些獨立 MOS管組成。沒有電阻電容。其中需要匹配的管有 :電流鏡（ MOS、電阻）、差分對、 電壓 /電流基準源。 畫版圖時需要匹配的的： 對差分對及其他需要嚴格匹配的器件需要用其襯 底環(huán)包圍起來。 CMOS工藝，每一個模塊盡量都加上環(huán)進行保護。 BICMOS工藝，對噪聲模塊和敏感模塊加保護環(huán)。 敏感模塊通常包括：電壓基準、電流偏置電路、運放。 CMOS工藝（ P襯底），模塊保護環(huán)應該打 P+接地電位。 第 5 章 應用于 USB 通道檢測器版圖設計 19 功率管、基準保護環(huán)常做成兩層結構：一層打 P+接地，一層打 N+接電源。 保護環(huán)的電位不與器件內(nèi)部電源相接，而是在 I/O端單獨引出。 畫版圖步驟 在第一章中我們了解到，花版圖的基本步 驟。下面我開始介紹我畫的版圖的模塊圖，以及畫模塊中所遇見的問題和畫完后的心得。列舉一個版圖 52中的差分對管子： 圖 52 差分對管版圖 畫圖步驟： 分析此差分對管子由 4個 PMOS管子組成 S， S并聯(lián)相接。 D， D分別引向外端。 G， G分別作為兩輸入。 在完成啟動 Cadence 后進入到畫圖界面中，按 I （快捷鍵見附錄）鍵 —browsermasterpmos調(diào)入 4個 PMOS，如下圖 53： 電子科技大學成都學院本科畢業(yè)設計論文 20 圖 53 PMOS 排列 將圖 54兩管子 G， G相 連， S,S相連。因為 D引向外端可以先不管，然后做PMOS的襯底端 PMOS管是節(jié) N注入襯底。 圖 54 做好連接與襯底 完成上圖后，在進行一次 DRC，檢查版圖規(guī)則是否正確。 第 5 章 應用于 USB 通道檢測器版圖設計 21 DRC的步驟根據(jù)第 三章中的版圖驗證放法運行一次。在 DRC檢查中，最容易出現(xiàn)的錯誤有。 1）、金屬線與金屬線間隔距離太近， Contact孔間距太近。金屬線寬度太窄。 2）、多晶硅與金屬線連擊時沒添加 Contact孔。 3）、襯底上忘了添加有源區(qū)，在做保護環(huán)的時候沒能完全的圍著里面的器件。 4）、可能打錯襯底層， PMOS的襯底上可能添加的 P注入，也有忘了添加 N阱。 5）、在整體布局后有可能出現(xiàn)兩個 PMOS元胞靠得太近造成的錯誤，只需將按照設計規(guī)則（見附錄 1）來調(diào)整 2元胞的間距。 完成一次 DRC后，根據(jù) DRC的報錯窗口提示可以根據(jù)版圖設計規(guī)則（見附錄）表對照修改錯誤，修改完畢之后重復上次的 DRC操作，直到?jīng)]有出現(xiàn)報錯提示后，就可以保存，繼續(xù)畫下一個元胞。 電路中所畫的版圖 以下將列舉出畫的版圖中的部分版圖 圖 55 （左）反向器、（右 ）差分對 注：由于此電路中主要由差分對，反向器，和電流鏡 和其他的 MOS管組成。所以列舉以上 3個有代表性的。 版圖布局 版圖元胞全部完成后，新建 Cellview — 命名為 all文件，再將所有的元胞調(diào)入電子科技大學成都學院本科畢業(yè)設計論文 22 all文件中，進行布局。利用版圖編輯工具設計版圖的基本步驟： 1)、運行版圖編輯工具，建立版圖文件。 2)、在畫圖窗口內(nèi)根據(jù)幾何參數(shù)值調(diào)元器件和子單元的版圖。 3)、在不同的層內(nèi)進行元器件和子單元之間的連接。 4)、調(diào)用 DRC程序進行設計規(guī)則檢查，修改錯誤。 5)、 調(diào)用電路提取程序提取版圖 對應的元件參數(shù)和電路拓撲。 6)、與分析階段建立的電路圖文件結合進行版圖與電路圖對照分析，即 LVS（ LayoutvsSchemetic）。 7)、存儲版圖文件，供今后修改和重用。 版圖連線