電子信息工程畢業(yè)設計-籃球24秒倒計時系統(tǒng)設計(編輯修改稿)
2025-01-08 15:29 本頁面
【文章內(nèi)容簡介】 表 74LS161功能表 從 74LS161 功能表中可以知道，當清零端 CR=“ 0”，計數(shù)器輸出 Q Q Q Q0立即為全“ 0”，這個時候為異步復位功能。當 CR=“ 1”且 LD=“ 0”時，在 CP 信號上升沿作用后， 74LS161 輸出端 Q Q Q Q0 的狀態(tài)分別與并行數(shù)據(jù)輸入端 D3， D2，D1， D0 的狀態(tài)一樣，為同步置數(shù)功能。而只有當 CR=LD=EP=ET=“ 1”、 CP脈沖上升沿作用后，計數(shù)器加 1。 74LS161還有一個進位輸出端 CO，其邏輯關系是 CO= Q0 Q1 Q2 Q3 CET。合理應用計數(shù)器的清零功能和置數(shù)功能，一片 74LS161 可以組成 16進制以下的任意進制分頻器。 芯片 74LS00 74LS00 是常用的 2 輸入四與非門集成電路，它的作用很簡單，顧名思義就是實現(xiàn)一個與非門。 圖 74LS00引腳圖 7 74LS00真值表： A＝ 1 B=1 Y=0 A＝ 0 B=1 Y=1 A＝ 1 B=0 Y=1 A＝ 0 B=0 Y=1 8421BCD 碼遞減計數(shù)器模塊 74LS192 是一塊同步 8421BCD 碼加 /減計數(shù)器，具有直接清零、置數(shù)、加鎖計數(shù)功能。計數(shù)器選用 匯總規(guī)模集成電路 74LS192 進行設計比較簡便。 74LS192 是雙時鐘方式的十進制可逆計數(shù)器 ， CPU為加計數(shù)時鐘輸入端， CPD為減計數(shù)時鐘輸入端， LD 為預置輸入控制端，異步預置 ， CR 為復位輸入端，高電平有效，異步清除 ， CO為進位輸出： 1001 狀態(tài)后負脈沖輸出， BO 為借位輸出： 0000 狀態(tài)后負脈沖輸出。 圖 8 計數(shù)電路由兩片 74LS192 來構(gòu)成。由于是做 30s 倒計時電路，所以計數(shù) CP 脈沖應從 CPD端（即 DOWN 端）輸入，并且計數(shù)器的預置數(shù)（ BCD 碼）應為 00110000，其中上片 74LS192 置為 0000，下片 74LS192 置為 0011，即為十進制的 ：只有當?shù)臀?BO 端發(fā)出借位脈沖時，高位計數(shù)器才作遞減計數(shù)。當高、低位計數(shù)器處于全零，且 CPD為 0 時，置數(shù)端 LD 為 0，計數(shù)器完成并行置數(shù)，在 CPD端的輸入時鐘脈沖作用下，計數(shù)器再次進入下一次循環(huán)減計數(shù)。 芯片 74LS192 74LS192是同步十進制可逆計數(shù)器，它具有雙時鐘輸入，并具有清除和置數(shù)等功能 . 74LS192 是雙時鐘方式的十進制可逆計數(shù)器。 CPU為加計數(shù)時鐘輸入端， CPD為減計數(shù)時鐘輸入端。 LD為預置輸入控制端，異步預置。 CR為復位輸入端，高電平有效，異步清除。 CO為進位輸出： 1001 狀態(tài)后負脈沖輸出 BO為借位輸出： 0000 狀態(tài)后負脈沖輸出。 其功能表如下： 輸入 輸出 MR P3 P2 P1 P0 Q3 Q2 Q1 Q0 1 0 0 0 0 0 0 d c b a d c b a 0 1 1 加計數(shù) 0 1 1 減計數(shù) 表 74LS192的功能表 9 輔助時序控制模塊 總電路圖如圖 5所示： 圖 整體電路 控制電路要完成以下功能： ，控制計數(shù)器的直接清零，啟動和暫停 /連續(xù)功能。 1）開關 J2在電路圖中起到啟動的作用，閉合啟動開關 J2，計數(shù)器完成置數(shù)功能，顯示器顯示 24秒字樣，計數(shù)器開始進行遞減計數(shù)。 2）開關 J1在本設計中起暫停 /連續(xù)作用，當啟動開關閉合后，計數(shù)器進行遞減計數(shù)。若閉合開關 J1，則計數(shù)暫停，控制電路封鎖時鐘脈沖信號 CP，顯示器上保持原來的數(shù)不變，當開關 J1斷開，計數(shù)器繼續(xù)累計計數(shù)。 3） 開關 J3 在電路中起到了 控制計數(shù)器的直接清零，同時數(shù)碼顯示器滅燈的功能。如圖4，當開關 J3 閉合與地連接時，計數(shù)器直接清零，同時數(shù)碼顯示器燈滅。當開關 J3 閉
公司管理相關推薦
鄂ICP備17016276號-1