電子信息工程畢業(yè)設計-籃球24秒倒計時系統(tǒng)設計-全文預覽
【正文】 0 Q3 Q2 Q1 Q0 1 0 0 0 0 0 0 d c b a d c b a 0 1 1 加計數 0 1 1 減計數 表 74LS192的功能表 9 輔助時序控制模塊 總電路圖如圖 5所示： 圖 整體電路 控制電路要完成以下功能： ，控制計數器的直接清零，啟動和暫停 /連續(xù)功能。 CPU為加計數時鐘輸入端， CPD為減計數時鐘輸入端。 圖 8 計數電路由兩片 74LS192 來構成。 芯片 74LS00 74LS00 是常用的 2 輸入四與非門集成電路，它的作用很簡單，顧名思義就是實現(xiàn)一個與非門。 Q2當 CR=“ 1”且 LD=“ 0”時，在 CP 信號上升沿作用后， 74LS161 輸出端 Q Q Q Q0 的狀態(tài)分別與并行數據輸入端 D3， D2，D1， D0 的狀態(tài)一樣，為同步置數功能。每類工作方式又有很多個不同的電路。也可以用 555 構成的多諧振蕩器直接產生頻率為 1Hz 的秒脈沖，這是方案二。且當計數器遞減計數到零時（即定時時間到），控制電路發(fā)出報警信號。在操作直接清零時，要求計數器清零，數碼顯示器滅燈。 2 第 2 章 電路設計原理與設計電路 分析設計任務，該系統(tǒng)包括秒脈沖發(fā)生器、計數器、譯碼顯示電路、輔助時序控制電路（簡稱控制電路）和報警電路 5 個部分構成。 二、 設計任務及目標： 1） 根據給出的電路原理圖分析各單元電路的功能； 2） 熟悉電路中所用到的各集成塊的管腳及其功能； 3)進行電路的安裝、調試，直到電路能達到規(guī)定的設計目標； 4） 寫出完整、詳細的課程設計報告。為滿足設計要求，設計控制電路及控制開關時，應該正確處理各個信號之間的時序關系。當開關 J3 閉合與高位那片 74LS192 的借位端連接時，計數器正常計數。這是方案一，電 路圖見 下 圖。 圖 籃球 24秒倒計時計時器電路圖 4 時鐘模塊 本設計采用 555 構成的多諧振蕩電路（即脈沖產生電路），其內部管腳圖如下圖 3.通過計算可以確定參數的取值： R1=51KΩ， R2=47KΩ ,C2=,C1=沖周期為： T=(R1+2R2)C2=,之后經過 74LS161 用異步清零法十分頻，使得74LS161 輸出的脈沖周期為 1s. 圖 脈沖產生電路 芯片 NE555 NE555 是時基集成 電路 ，它 在應用和工作方式上一般可歸納為 3類。 圖 NE555內部功能圖 圖 NE555內部管腳圖 芯片 74LS161 74LS161 是常用的四位二進制可預置的同步加法計數器，它可以靈活的運用在各種數字電路，以及單片機系統(tǒng)種實現(xiàn)分頻器等很多重要的功能 . 6 圖 4ls161引腳圖 輸 入 輸 出 CR CP LD EP ET D3 D2 D1 D0 Q3 Q2 Q1 Q0 0 Ф Ф Ф Ф Ф Ф Ф Ф 0 0 0 0 1 ↑ 0 Ф Ф d c b a d c b a 1 ↑ 1 0 Ф Ф Ф Ф Ф Q3 Q2 Q1 Q0 1 ↑ 1 Ф 0 Ф Ф Ф Ф Q3 Q2 Q1 Q0 1 ↑ 1 1 1 Ф Ф Ф Ф 狀態(tài)碼加 1 表 74LS161功能表 從 74LS161 功能表中可以知道，當清零端 CR=“ 0”，計數器輸出 Q Q Q Q0立即為全“ 0”，這個時候為異步復位功能。 Q1合理應用計數器的清零功能和置數功能，一片 74LS161 可以組成 16進制以下的任意進制分頻器。 74LS192 是雙時鐘方式的十進制可逆計數器 ， CPU為加計數時鐘輸入端， CPD為減計數時鐘輸入端， LD 為預置輸
公司管理相關推薦
鄂ICP備17016276號-1