電子信息工程畢業(yè)設(shè)計(jì)-籃球24秒倒計(jì)時(shí)系統(tǒng)設(shè)計(jì)-全文預(yù)覽
【正文】 0 Q3 Q2 Q1 Q0 1 0 0 0 0 0 0 d c b a d c b a 0 1 1 加計(jì)數(shù) 0 1 1 減計(jì)數(shù) 表 74LS192的功能表 9 輔助時(shí)序控制模塊 總電路圖如圖 5所示： 圖 整體電路 控制電路要完成以下功能： ，控制計(jì)數(shù)器的直接清零，啟動(dòng)和暫停 /連續(xù)功能。 CPU為加計(jì)數(shù)時(shí)鐘輸入端， CPD為減計(jì)數(shù)時(shí)鐘輸入端。 圖 8 計(jì)數(shù)電路由兩片 74LS192 來構(gòu)成。 芯片 74LS00 74LS00 是常用的 2 輸入四與非門集成電路，它的作用很簡(jiǎn)單，顧名思義就是實(shí)現(xiàn)一個(gè)與非門。 Q2當(dāng) CR=“ 1”且 LD=“ 0”時(shí)，在 CP 信號(hào)上升沿作用后， 74LS161 輸出端 Q Q Q Q0 的狀態(tài)分別與并行數(shù)據(jù)輸入端 D3， D2，D1， D0 的狀態(tài)一樣，為同步置數(shù)功能。每類工作方式又有很多個(gè)不同的電路。也可以用 555 構(gòu)成的多諧振蕩器直接產(chǎn)生頻率為 1Hz 的秒脈沖，這是方案二。且當(dāng)計(jì)數(shù)器遞減計(jì)數(shù)到零時(shí)（即定時(shí)時(shí)間到），控制電路發(fā)出報(bào)警信號(hào)。在操作直接清零時(shí)，要求計(jì)數(shù)器清零，數(shù)碼顯示器滅燈。 2 第 2 章 電路設(shè)計(jì)原理與設(shè)計(jì)電路 分析設(shè)計(jì)任務(wù)，該系統(tǒng)包括秒脈沖發(fā)生器、計(jì)數(shù)器、譯碼顯示電路、輔助時(shí)序控制電路（簡(jiǎn)稱控制電路）和報(bào)警電路 5 個(gè)部分構(gòu)成。 二、 設(shè)計(jì)任務(wù)及目標(biāo)： 1） 根據(jù)給出的電路原理圖分析各單元電路的功能； 2） 熟悉電路中所用到的各集成塊的管腳及其功能； 3)進(jìn)行電路的安裝、調(diào)試，直到電路能達(dá)到規(guī)定的設(shè)計(jì)目標(biāo)； 4） 寫出完整、詳細(xì)的課程設(shè)計(jì)報(bào)告。為滿足設(shè)計(jì)要求，設(shè)計(jì)控制電路及控制開關(guān)時(shí)，應(yīng)該正確處理各個(gè)信號(hào)之間的時(shí)序關(guān)系。當(dāng)開關(guān) J3 閉合與高位那片 74LS192 的借位端連接時(shí)，計(jì)數(shù)器正常計(jì)數(shù)。這是方案一，電 路圖見 下 圖。 圖 籃球 24秒倒計(jì)時(shí)計(jì)時(shí)器電路圖 4 時(shí)鐘模塊 本設(shè)計(jì)采用 555 構(gòu)成的多諧振蕩電路（即脈沖產(chǎn)生電路），其內(nèi)部管腳圖如下圖 3.通過計(jì)算可以確定參數(shù)的取值： R1=51KΩ， R2=47KΩ ,C2=,C1=沖周期為： T=(R1+2R2)C2=,之后經(jīng)過 74LS161 用異步清零法十分頻，使得74LS161 輸出的脈沖周期為 1s. 圖 脈沖產(chǎn)生電路 芯片 NE555 NE555 是時(shí)基集成 電路 ，它 在應(yīng)用和工作方式上一般可歸納為 3類。 圖 NE555內(nèi)部功能圖 圖 NE555內(nèi)部管腳圖 芯片 74LS161 74LS161 是常用的四位二進(jìn)制可預(yù)置的同步加法計(jì)數(shù)器，它可以靈活的運(yùn)用在各種數(shù)字電路，以及單片機(jī)系統(tǒng)種實(shí)現(xiàn)分頻器等很多重要的功能 . 6 圖 4ls161引腳圖 輸 入 輸 出 CR CP LD EP ET D3 D2 D1 D0 Q3 Q2 Q1 Q0 0 Ф Ф Ф Ф Ф Ф Ф Ф 0 0 0 0 1 ↑ 0 Ф Ф d c b a d c b a 1 ↑ 1 0 Ф Ф Ф Ф Ф Q3 Q2 Q1 Q0 1 ↑ 1 Ф 0 Ф Ф Ф Ф Q3 Q2 Q1 Q0 1 ↑ 1 1 1 Ф Ф Ф Ф 狀態(tài)碼加 1 表 74LS161功能表 從 74LS161 功能表中可以知道，當(dāng)清零端 CR=“ 0”，計(jì)數(shù)器輸出 Q Q Q Q0立即為全“ 0”，這個(gè)時(shí)候?yàn)楫惒綇?fù)位功能。 Q1合理應(yīng)用計(jì)數(shù)器的清零功能和置數(shù)功能，一片 74LS161 可以組成 16進(jìn)制以下的任意進(jìn)制分頻器。 74LS192 是雙時(shí)鐘方式的十進(jìn)制可逆計(jì)數(shù)器 ， CPU為加計(jì)數(shù)時(shí)鐘輸入端， CPD為減計(jì)數(shù)時(shí)鐘輸入端， LD 為預(yù)置輸
公司管理相關(guān)推薦
鄂ICP備17016276號(hào)-1