【文章內(nèi)容簡(jiǎn)介】 s=2B 對(duì)信號(hào)進(jìn)行采樣，這些采樣均能表示位于不同頻段(中心頻率不同 )的原信號(hào) x0(t)， x1(t)， x2(t)?? ADC 的選型 A/D 轉(zhuǎn)換器的選擇是至關(guān)重要的。根據(jù)參數(shù)所選擇的 A/D 轉(zhuǎn)換器應(yīng)能確保模擬信號(hào)在數(shù)字位流中被準(zhǔn)確地表示，并提供一個(gè)具有任何必需的數(shù)字信號(hào)處理功能的平滑接口，這一點(diǎn)很重要。 中北大學(xué) 20xx 屆畢業(yè)設(shè)計(jì)說(shuō)明書(shū) 第 9 頁(yè) 共 52 頁(yè) 選型參數(shù) 對(duì)終端系統(tǒng)要求的清晰了解將簡(jiǎn)化 A/D 轉(zhuǎn)換器的選擇過(guò)程。在某些場(chǎng)合，它可以把所需考慮的選擇參數(shù)限制為屈指可數(shù)的幾個(gè)。 在選擇高速 A/D 轉(zhuǎn)換器時(shí)，設(shè)計(jì)師必須考慮下面幾個(gè)因素： ● 終端系統(tǒng)的要求 ● 成本 ● 分辨率或精度 ● 速度 ● 性能 速度與分 辨率的關(guān)系 ：（ 1） 目前的高速 A/D 最初是按速度和分辨率進(jìn)行分類的。轉(zhuǎn)換器的速度是指 A/D 能夠進(jìn)行轉(zhuǎn)換的取樣速率或每秒的取樣數(shù)量。對(duì)于高速 A/D 來(lái)說(shuō)，速度以百萬(wàn)取樣每秒 (Msps)為計(jì)量單位。 （ 2） 分辨率是指轉(zhuǎn)換器能夠復(fù)制的位數(shù)精度：分辨率越高，則結(jié)果越精確。分辨率以位來(lái)計(jì)量。目前市場(chǎng)上的高速 A/D 的分辨率為 8～ 16 位，速度為 2～ 4Gsps。速度和分辨率始終是一對(duì)矛盾。分辨率的增加通常會(huì)導(dǎo)致可實(shí)現(xiàn)速度的降低。 一旦確定了合適的速度 /分辨率組合，設(shè)計(jì)師仍然能夠從市場(chǎng)上的幾百種 A/D中選出最合適的一個(gè)。對(duì)終端應(yīng)用 更為深入的了解將揭示對(duì)附加性能的要求。用于評(píng)定 高速 A/D 的最常用性能參數(shù)如下： ● 信噪比（ SNR） ● 信號(hào)與噪聲加失真之和之比（ SINAD） ● 無(wú)寄生動(dòng)態(tài)范圍（ SFDR） ● 差分線性誤差（ DNL 或 DLE） ● 積分線性誤差（ INL 或 ILE） ● 有效位數(shù)（ ENOB） ● 增益誤差 ● 功耗 選擇 ADC 綜上所述，在本次設(shè)計(jì)中，本人選擇的高速 ADC 為 TLC5510。下面將詳細(xì)介中北大學(xué) 20xx 屆畢業(yè)設(shè)計(jì)說(shuō)明書(shū) 第 10 頁(yè) 共 52 頁(yè) 紹 TLC5510 的性能與使用方法。 高速 AD 轉(zhuǎn)換器 TLC5510 概述 TLC5510 是美國(guó) TI公司生產(chǎn)的新型模數(shù)轉(zhuǎn)換器件（ ADC），它是一種采用 CMOS工藝制造的 8 位高阻抗并行 A/D 芯片，能提供的最小采樣率為 20MSPS。由于TLC5510 采用了半閃速結(jié)構(gòu)及 CMOS 工藝，因而大大減少了器件中比較器的數(shù)量，而且在高速轉(zhuǎn)換的同時(shí)能夠保持較低的功耗。在推薦工作條件下， TLC5510 的功耗僅為 130mW。由于 TLC5510 不僅具有高速的 AD 轉(zhuǎn)換功能，而且還帶有內(nèi)部采樣保持電路，從而大大簡(jiǎn)化了外圍電路的設(shè)計(jì)；同時(shí)，由于其內(nèi)部帶有了標(biāo)準(zhǔn)分壓電阻，因而可以從 +5V 的電源獲得 2V 滿刻度的基準(zhǔn)電壓。 TLC5510 可應(yīng)用于數(shù)字 TV、醫(yī)學(xué)圖像、視頻會(huì)議、高速數(shù)據(jù)轉(zhuǎn)換以及 QAM 解調(diào)器等方面 。 引腳說(shuō)明 TLC5510 為 24引腳， PSOP 表貼封裝形式（ NS）。其引腳排列如圖 32所示 ，各引腳功能如下（圖 33）： AGND：模擬信號(hào)地； ANALOGIN：模擬信號(hào)輸入端； CLK：時(shí)鐘輸入端； DGND：數(shù)字信號(hào)地； D1— D8：數(shù)據(jù)輸出端口。 D1 為數(shù)據(jù)最低位， D8 為最高位； /OE：輸出使能端。當(dāng) OE 為低時(shí)， D1— D8數(shù)據(jù)有效，當(dāng) OE 為高時(shí)， D1— D8為高阻抗； VDDA：模擬電路工作電源； VDDD：數(shù)字電路工作電源； REFTS：內(nèi)部參考電壓引出端之一，當(dāng)使用內(nèi)部電壓分壓器產(chǎn)生額定的 2V 基準(zhǔn)電壓時(shí)，此端短路至 REFT 端； REFT：參考電壓引出端之二； REFB：參考電壓引出端之三； 中北大學(xué) 20xx 屆畢業(yè)設(shè)計(jì)說(shuō)明書(shū) 第 11 頁(yè) 共 52 頁(yè) REFBS：內(nèi)部參考電壓引出端之四，當(dāng)使用內(nèi)部電壓基準(zhǔn)器產(chǎn)生額定的 2V 基準(zhǔn)電壓時(shí)，此端短路至 REFB 端。 圖 32 TLC5510 引腳排列 圖 33 TLC5510 引腳功能 中北大學(xué) 20xx 屆畢業(yè)設(shè)計(jì)說(shuō)明書(shū) 第 12 頁(yè) 共 52 頁(yè) 內(nèi)部結(jié)構(gòu) TLC5510 的內(nèi)部結(jié)構(gòu)如圖 34 所示，由圖中可以看出： TLC5510 模數(shù)轉(zhuǎn)換器內(nèi)含時(shí)鐘發(fā)生器、內(nèi)部基準(zhǔn)電壓分壓器、 1 套高 4位采樣比較器、編碼器、鎖存器、 2套低 4 位采樣比較器、編碼器和 1個(gè)低 4 位鎖存器等電路。 TLC5510的外部時(shí)鐘信號(hào) CLK通過(guò)其內(nèi)部的時(shí)鐘發(fā) 生器可產(chǎn)生 3路內(nèi)部時(shí)鐘，以驅(qū)動(dòng) 3 組采樣比較器 ?；鶞?zhǔn)電壓分壓器則可用來(lái)為這 3 組比較器提供基準(zhǔn)電壓。輸出 A/D 信號(hào)的高 4 位由高 4位編碼器直接提供，而低 4位的采樣數(shù)據(jù)則由兩個(gè)低 4 位的編碼器交替提供。 圖 34 TLC5510 內(nèi)部結(jié)構(gòu)框圖 工作過(guò)程 TLC5510 的工作 時(shí)序見(jiàn)圖 35。時(shí)鐘信號(hào) CLK 在每一個(gè)下降沿采集 模擬輸入信號(hào)。第 N次采集的數(shù)據(jù)經(jīng)過(guò) 個(gè)時(shí)鐘周期的延遲之后，將送到內(nèi)部數(shù)據(jù)總線上。 在工作時(shí)序的控制下，當(dāng)?shù)谝粋€(gè)時(shí)鐘周期的下降沿到來(lái)時(shí)， 模擬輸入電壓將被采樣到高比較器塊和低比較器塊，高比較器塊在第二個(gè)時(shí)鐘周期的上升沿最后確定高位數(shù)據(jù)，同時(shí)，低基準(zhǔn)電壓產(chǎn)生與高位數(shù)據(jù)相應(yīng)的電壓。低比較塊在第中北大學(xué) 20xx 屆畢業(yè)設(shè)計(jì)說(shuō)明書(shū) 第 13 頁(yè) 共 52 頁(yè) 三個(gè)時(shí)鐘周期的上升沿的最后確定低位數(shù)據(jù)。高位數(shù)據(jù)和低位數(shù)據(jù)在第四個(gè)時(shí)鐘周期的上升沿進(jìn)行組合，這樣，第 N 次采集的數(shù)據(jù)經(jīng)過(guò) 個(gè)時(shí)鐘周期的延遲之后，便可送到內(nèi)部數(shù)據(jù)總線上。此 時(shí)如果輸出使能 OE 有效 ，則數(shù)據(jù)便可被送至8 位數(shù)據(jù)總線上。由于 CLK 的最大周期 為 50ns，因此， TLC5510 模數(shù)轉(zhuǎn)換器的最小采樣速率可以達(dá)到 20MSPS。 圖 35 TLC5510 讀寫(xiě)時(shí)序 中北大學(xué) 20xx 屆畢業(yè)設(shè)計(jì)說(shuō)明書(shū) 第 14 頁(yè) 共 52 頁(yè) 外圍電路 其說(shuō)明書(shū)中給出的標(biāo)配應(yīng)用外圍電路如下圖 36： 圖 36 TLC5510 標(biāo)準(zhǔn)外圍電路 在實(shí)際應(yīng)用中，接口電路會(huì)根據(jù)實(shí)際情況作相應(yīng)的改變與調(diào)整，以適應(yīng)工作環(huán)境與目標(biāo)的要求。 TLC5510 可使用外部和內(nèi)部?jī)煞N基準(zhǔn)電壓連接方法。其中外部基準(zhǔn)電壓從引腳 REFT 和 REFB 接入，并應(yīng)滿足： VREFB+2V≤VREF≤VDDA 0≤VREFB≤VREFB2V 2V≤VREFTVREFB≤5V 對(duì)于從零電平開(kāi)始的正極性模擬輸入電壓， REFB 應(yīng)當(dāng)連接到模擬地 AGND。VREFT 的范圍為 2V～ 5V。如果要簡(jiǎn)化電路，可利用 TLC5510 的內(nèi)部分壓電阻從模擬電源電壓 VDDA 上取得基準(zhǔn)電壓。在 此 設(shè)計(jì)中，選用 TLC5510 的內(nèi)部基準(zhǔn)方式，中北大學(xué) 20xx 屆畢業(yè)設(shè)計(jì)說(shuō)明書(shū) 第 15 頁(yè) 共 52 頁(yè) 同時(shí)，將 REFBS 端與 AGND，而將 REFTS 與 VDDA 端相連，同時(shí)將 REFBS 短接至 REFB端， REFTS 短接至 REFT 端來(lái)獲得 2V 基準(zhǔn)電壓 ，如圖 37： 圖 37 TLC5510 使用內(nèi)部基準(zhǔn) 綜合上述，在本人的系統(tǒng)設(shè)計(jì)中，在 5V 供電系統(tǒng)中也將使用 TLC5510 的內(nèi)部基準(zhǔn)，并將其外圍接口電路設(shè)計(jì)為如下圖 38： 圖 38 TLC5510 外圍接口電路 中北大學(xué) 20xx 屆畢業(yè)設(shè)計(jì)說(shuō)明書(shū) 第 16 頁(yè) 共 52 頁(yè) 磁珠專用于抑制 信號(hào) 線、電源線上的高頻噪聲和尖峰干擾，還具有吸收靜電脈沖 的能力。磁珠是用來(lái)吸收超高頻信號(hào)，象一些 RF電路， PLL， 振蕩電路 ，含超高頻存儲(chǔ)器電路（ DDRSDRAM， RAMBUS 等）都需要在電源輸入部分加磁珠 。 圖中的 FB1～ FB3 為高頻磁珠，模擬供電電源 AVDD 經(jīng) FB1～ FB3 為三部分模擬電路提供工作電流，以獲得更好的高頻去耦效果。 C1～ C7 為 7 個(gè) 的瓷片電容， C8～ C14 為 7個(gè) 的電解電容，它 們的作用都是盡可能地消除干擾信號(hào)。 在對(duì) TLC5510 的設(shè)計(jì)應(yīng)用中，有以下需要引起足夠注意 ： （ 1） 為了減少系統(tǒng)噪聲，外部模擬和數(shù)字電路應(yīng)當(dāng)分離，并應(yīng)盡可能屏蔽。 （ 2） 因?yàn)?TLC5510 芯片的 AGND 和 DGND 在內(nèi)部沒(méi)有連接，所以，這些引腳需要在外部進(jìn)行連接。為了使拾取到的噪聲最小，最好把隔開(kāi)的雙絞線電纜用于電源線。同時(shí)，在印制電路板布局上還應(yīng)當(dāng)使用模擬和數(shù)字地平面。 （ 3） VDDA 至 AGND 和 VDDD 至 DGND 之間應(yīng)當(dāng)分別用 1uF 電容去耦，推薦使用陶瓷電容器。對(duì)于模擬和數(shù)字地，為了保證無(wú)固態(tài)噪聲的接地連 接，試驗(yàn)時(shí)應(yīng)當(dāng)小心。 （ 4） VDDA、 AGND 以及 ANALOGIN 引腳應(yīng)當(dāng)與高頻引腳 CLK 和 D0～ D7 隔離開(kāi)。在 接電路時(shí) ， AGND的走線應(yīng)當(dāng)盡可能地放在 ANALOGIN走線的兩側(cè)以供屏蔽之用。 （ 5） 為了保證 TLC5510 的工作性能，系統(tǒng)電源最好不要采用開(kāi)關(guān)電源。 中北大學(xué) 20xx 屆畢業(yè)設(shè)計(jì)說(shuō)明書(shū) 第 17 頁(yè) 共 52 頁(yè) 4 FIFO 緩沖模塊設(shè)計(jì) 緩沖模塊，是整個(gè)系統(tǒng)中的核心模塊，它是系統(tǒng)的中樞部分。利用緩沖是整個(gè)高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)的基本依據(jù)思想。 由于微電子技術(shù)的飛速發(fā)展，新一代 FIFO 芯片容量越來(lái)越大，體積越來(lái)越小，價(jià)格越來(lái)越便宜。作為一種新型大規(guī)模集 成電路， FIFO 芯片以其靈活、方便、高效的特性，逐漸在高速數(shù)據(jù)采集、高速數(shù)據(jù)處理、高速數(shù)據(jù)傳輸以及多機(jī)處理系統(tǒng)中 作為緩沖器件 得到越來(lái)越廣泛的應(yīng)用。 FIFO 存儲(chǔ)器簡(jiǎn)介 FIFO 是英文 First In First Out 的縮寫(xiě)，是一種先進(jìn)先出的數(shù)據(jù)緩存器，沒(méi)有外部讀寫(xiě)地址線，但只能順序?qū)懭?、 讀出數(shù)據(jù)，其內(nèi)部讀寫(xiě)指針自動(dòng)加 1，不能決定讀取或?qū)懭肽硞€(gè)指定的地址。 FIFO 一般用于不同時(shí)鐘域之間的數(shù)據(jù)傳輸 。 對(duì)于單片 FIFO 來(lái)說(shuō)，主要有兩種結(jié)構(gòu)：觸發(fā)導(dǎo)向結(jié)構(gòu)和零導(dǎo)向傳輸結(jié)構(gòu)。觸發(fā)導(dǎo)向傳輸結(jié)構(gòu)的 FIFO 是由寄 存器陣列構(gòu)成的，零導(dǎo)向傳輸結(jié)構(gòu)的 FIFO 是由具有讀和寫(xiě)地址指針的雙口 RAM 構(gòu)成 ，如圖 41： 圖 41 FIFO 框圖 FIFO 的選型 中北大學(xué) 20xx 屆畢業(yè)設(shè)計(jì)說(shuō)明書(shū) 第 18 頁(yè) 共 52 頁(yè) FIFO 的一些重要參數(shù) FIFO 的寬度： THE WIDTH，指的是 FIFO 一次讀寫(xiě)操作的數(shù)據(jù)位。 FIFO 的深度： THE DEEPTH，指的是 FIFO 可以存儲(chǔ)多少個(gè) N 位的數(shù)據(jù)（如果寬度為 N）。 滿標(biāo)志： FIFO 已滿或?qū)⒁獫M時(shí)由 FIFO 的狀態(tài)電路送出的一個(gè)信號(hào)，以阻止FIFO 的寫(xiě)操作繼續(xù)向 FIFO 中寫(xiě)數(shù)據(jù)而造成 溢出 （ overflow）。 空標(biāo)志： FIFO 已空或?qū)⒁諘r(shí)由 FIFO 的狀態(tài)電路送出的一個(gè)信號(hào)，以阻止FIFO 的讀操作繼續(xù)從 FIFO 中讀出數(shù)據(jù)而造成無(wú)效數(shù)據(jù)的讀出（ underflow）。 讀時(shí)鐘：讀操作所遵循的時(shí)鐘，在每個(gè)時(shí)鐘沿來(lái)臨時(shí)讀數(shù)據(jù)。 寫(xiě)時(shí)鐘：寫(xiě)操作所遵循的時(shí)鐘，在每個(gè)時(shí)鐘沿來(lái)臨時(shí)寫(xiě)數(shù)據(jù)。 讀指針：指向下一個(gè)讀出地址。讀完后自動(dòng)加 1。 寫(xiě)指針：指向下一個(gè)要寫(xiě)入的地址的，寫(xiě)完自動(dòng)加 1。 讀寫(xiě)指針其實(shí)就是讀寫(xiě)的地 址，只不過(guò)這個(gè)地址不能任意選擇，而是連續(xù)的。 選擇型號(hào) 根據(jù) FIFO 的一些重要參數(shù)，及本次設(shè)計(jì)的目標(biāo)要求，現(xiàn)選擇芯片型號(hào)為AL422B，作為數(shù)據(jù)緩沖模塊的 FIFO 器件。以下詳細(xì)介紹這一芯片。 FIFO 存儲(chǔ)器 AL422B AL422B 是一種視頻幀存儲(chǔ)器，存儲(chǔ)容量為 384k 8bits，存儲(chǔ)器結(jié)構(gòu)為先進(jìn)先出（ FIFO），其接口非常簡(jiǎn)單。下面來(lái)介紹它的性能特點(diǎn)及應(yīng)用領(lǐng)域。 概述 AL422B 是由 AverLogic 公司推出的存儲(chǔ)容量為 3Mbits 的視頻幀存儲(chǔ)器，由于目前 1 幀圖像 信息通常包含 640 480 或 720 480 個(gè)字節(jié)， 而市面上很多視頻存儲(chǔ)器由于容量有限只能存儲(chǔ) 1場(chǎng)圖像信息，無(wú)法存儲(chǔ) 1 幀圖像信息。 AL422B由于容量很大，可存儲(chǔ) 1幀圖像的完整信息，其工作頻率達(dá) 50MHz。該芯片的主中北大學(xué) 20xx 屆畢業(yè)設(shè)計(jì)說(shuō)明書(shū) 第 19 頁(yè) 共 52 頁(yè) 要特點(diǎn)如下： （ 1） 存儲(chǔ)體為 384k 8bits FIFO。 （ 2） 支持 VGA， CCIR， NTSC， PAL 和 HDTV 分辨率。 （ 3）獨(dú)立的讀 /寫(xiě)操作（可接受不同的 I/O 數(shù)據(jù)率）。 （ 4）高速異步串行存取。 （ 5）讀寫(xiě)時(shí)鐘周期為 20ns。 （ 6）存取時(shí)間為 15ns。 （ 7）內(nèi)部 DRAM 自行刷新