【文章內(nèi)容簡介】 位（地址 8EH）可打開或關(guān)閉該功能。 DISRT0 位缺省為 RESET 輸出高電平打開狀態(tài)。 ALE／ PROG：當訪問外部程序存儲器或數(shù)據(jù)存儲器時， ALE（地址鎖存允許）輸出脈沖用于鎖存地址的低 8 位字節(jié)。即使不訪問外部存儲器， ALE 仍以時鐘振蕩頻率的 1／ 6 輸出固定的正脈沖信號，因此它可對外輸出時鐘或用于定時目的。要注意的是：每當訪問外部數(shù)據(jù)存儲器時將跳過一個 ALE 脈沖。對 F1ash 存儲器編程期間，該引腳還用于輸入編程脈沖（ PROG）。如有必要，可通過對特殊功能寄存器（ SFR）區(qū)中的 8EH 單元的 D0 位置位，可禁止 ALE 操作。該位置位后，只有一條 M0VX 和 M0VC 指令 ALE 才會被激活。此外，該引腳會被微弱拉高，單片機執(zhí)行外部程序時，應(yīng)設(shè)置 ALE 無效。 PSEN：程序儲存允許（ PSEN）輸出是外部程序存儲器的讀選通信號，當 AT89S51 由外部程序存儲器取指令（或數(shù)據(jù)）時，每個機器周期兩次 PSEN 有效，即輸出兩個脈沖。當訪問外部數(shù)據(jù)存儲器，沒有兩次有效的 PSEN 信號。 EA／ VPP：外部訪問允許。欲使 CPU 僅訪問外部程序存儲器（地址為 0000H－ FFFFH），EA 端必須保持 低電平（接地）。需注意的是：如果加密位 LB1 被編程，復(fù)位時內(nèi)部會鎖存EA 端狀態(tài)。如 EA 端為高電平（接 Vcc 端）， CPU 則執(zhí)行內(nèi)部程序存儲器中的指令。 F1ash存儲器編程時，該引腳加上 +12V 的編程電壓 Vpp。 XTALl：振蕩器反相放大器及內(nèi)部時鐘發(fā)生器的輸入端。 XTAL2：振蕩器反相放大器的輸出端。 . 特殊功能寄存器 這些地址并沒有全部占用，沒有占用的地址亦不可使用，讀這些地址將得到一個隨意的數(shù)值。而寫這些地址單元將不能得到預(yù)期的結(jié)果。不要軟件訪問這些未定義的單元，這些單元是留作以后產(chǎn)品擴展 用途的，復(fù)位后這些新的位將為 0。 中斷寄存器： 各中斷允許控制位于 IE 寄存器， 5 個中斷源的中斷優(yōu)先級控制位于 IP 寄存器。 雙時鐘指針寄存器：為更方便地訪問內(nèi)部和外部數(shù)據(jù)存儲器，提供了兩個 16 位數(shù)據(jù)指針寄存器： DP0 位于 SFR（特殊功能寄存器）區(qū)塊中的地址 82H、 83H 和 DP1 位于地址蘇州大學(xué)本科生畢業(yè)設(shè)計（論文） 7 84H、 85H，當 SFR 中的位 DPS=0 選擇 DP0，而 DPS=1 則選擇 DP1。用戶應(yīng)在訪問相應(yīng)的數(shù)據(jù)指針寄存器前初始化 DPS 位。 電源空閑標志 :電源空閑標志（ POF）在特殊功能寄存器 SFR 中 PCON 的第 4 位（ ）， 電源打開時 POF 置“ 1，它可由軟件設(shè)置睡眠狀態(tài)并不為復(fù)位所影響。 存儲器結(jié)構(gòu)： MCS51 單片機內(nèi)核采用程序存儲器和數(shù)據(jù)存儲器空間分開的結(jié)構(gòu)，均具有 64KB 外部程序和數(shù)據(jù)的尋址空間。 程序存儲器：如果 EA 引腳接地（ GND），全部程序均執(zhí)行外部存儲器。在 AT89S51，假如 EA 接至 Vcc（電源 +），程序首先執(zhí)行地址從 0000H－ 0FFFH（ 4KB）內(nèi)部程序存儲器，再執(zhí)行地址為 1000H－ FFFFH（ 60KB）的外部程序存儲器。 數(shù)據(jù)存儲器： AT89S51 的具有 128 字節(jié)的內(nèi)部 RAM，這 128 字節(jié)可利用直 接或間接尋址方式訪問，堆棧操作可利用間接尋址方式進行， 128 字節(jié)均可設(shè)置為堆棧區(qū)空間。 看門狗定時器（ WDT）： WDT 是為了解決 CPU 程序運行時可能進入混亂或死循環(huán)而設(shè)置，它由一個 14bit 計數(shù)器和看門狗復(fù)位 SFR（ WDTRST）構(gòu)成。外部復(fù)位時， WDT 默認為關(guān)閉狀態(tài)，要打開 WDT，用戶必須按順序?qū)?01EH 和 0E1H 寫到 WDTRST 寄存器（ SFR地址為 0A6H），當啟動了 WDT，它會隨晶體振蕩器在每個機器周期計數(shù)，除硬件復(fù)位或WDT 溢出復(fù)位外沒有其它方法關(guān)閉 WDT，當 WDT 溢出，將使 RST 引腳輸出高電平的 復(fù)位脈沖。 使用看門狗（ WDT）：打開 WDT 需按次序?qū)?01EH 和 0E1H 到 WDTRST 寄存器（ SFR的地址為 0A6H），當 WDT 打開后，需在一定的時候 01EH 和 0E1H 到 WDTRST 寄存器以避免 WDT 計數(shù)溢出。 14 位 WDT 計數(shù)器計數(shù)達到 16383（ 3FFFH）， WDT 將溢出并使器件復(fù)位。 WDT 打開時，它會隨晶體振蕩器在每個機器周期計數(shù)，這意味著用戶必須在小于每個 16383 機器周期內(nèi)復(fù)位 WDT，也即寫 01EH 和 0E1H 到 WDTRST 寄存器，WDTRST 為只寫寄存器。 WDT 計數(shù)器既不可讀也不可 寫，當 WDT 溢出時，通常將使 RST引腳輸出高電平的復(fù)位脈沖。復(fù)位脈沖持續(xù)時間為 98 Tosc，而 Tosc=1／ Fosc（晶體振蕩頻率）。為使 WDT 工作最優(yōu)化，必須在合適的程序代碼時間段周期地復(fù)位 WDT 防止 WDT溢出。 掉電和空閑狀態(tài)時的 WDT：掉電時期，晶體振蕩停止， WDT 也停止。掉電模式下，用戶不能再復(fù)位 WDT。有兩種方法可退出掉電模式：硬件復(fù)位或通過激活外部中斷。當硬件復(fù)位退出掉電模式時，處理 WDT 可象通常的上電復(fù)位一樣。當由中斷退出掉電模式則有所不同，中斷低電平狀態(tài)持續(xù)到晶體振蕩穩(wěn)定，當中斷電平變?yōu)?高即響應(yīng)中斷服務(wù)。為防止中斷誤復(fù)位，當器件復(fù)位，中斷引腳持續(xù)為低時， WDT 并未開始計數(shù)，直到中斷引腳被拉高為止。這為在掉電模式下的中斷執(zhí)行中斷服務(wù)程序而設(shè)置。為保證 WDT 在退出掉電模式時極端情況下不溢出，最好在進入掉電模式前復(fù)位 WDT。在進入空閑模式前，蘇州大學(xué)本科生畢業(yè)設(shè)計（論文） 8 WDT 打開時， WDT 是否繼續(xù)計數(shù)由 SFR 中的 AUXR 的 WDIDLE 位決定，在 IDLE 期間（位 WDIDLE=0）默認狀態(tài)是繼續(xù)計數(shù)。為防止 AT89S51 從空閑模式中復(fù)位，用戶應(yīng)周期性地設(shè)置定時器，重新進入空閑模式。 當位 WDIDLE 被置位，在空閑模 式中 WDT 將停止計數(shù)，直到從空閑（ IDLE）模式中退出重新開始計數(shù)。 中斷： AT89S51 共有 5 個中斷向量： 2 個外中斷（ INT0 和 INT1）， 2 個定時中斷（ Timer0和 Timer1）和一個串行中斷。這些中斷源各自的禁止和使能位參見特殊功能寄存器的 IE。IE 也包含總中斷控制位 EA， EA 清 0，將關(guān)閉所有中斷。定時器 0 和定時器 1 的中斷標志TF0 和 TF1，它是定時器溢出時的 S5P2 時序周期被置位，該標志保留至下個時序周期。 晶體振蕩器特性： AT89S51 中有一個用于構(gòu)成內(nèi)部振蕩器的高增益反相放大器，引腳XTAL1 和 XTAL2 分別是該放大器的輸入端和輸出端。這個放大器與作為反饋元件的片外石英晶體或陶瓷諧振器一起構(gòu)成自激振蕩器。 外接石英晶體（或陶瓷諧振器）及電容 Cl、 C2 接在放大器的反饋回路中構(gòu)成并聯(lián)振蕩電路。對外接電容 Cl、 C2 雖然沒有十分嚴格的要求，但電容容量的大小會輕微影響振蕩頻率的高低、振蕩器工作的穩(wěn)定性、起振的難易程序及溫度穩(wěn)定性。如果使用石英晶體，我們推薦電容使用 30pF177。 10pF，而如使用陶瓷諧振器建議選擇 40pF177。 10F。 用戶也可以采用外部時鐘。這種情況下，外部時鐘脈沖接到 XTAL1 端， 即內(nèi)部時鐘發(fā)生器的輸入端， XTAL2 則懸空。 由于外部時鐘信號是通過一個 2 分頻觸發(fā)器后作為內(nèi)部時鐘信號的，所以對外部時鐘信號的占空比沒有特殊要求，但最小高電平持續(xù)時間和最大的低電平持續(xù)時間應(yīng)符合產(chǎn)品技術(shù)條件的要求。 空閑節(jié)電模式：在空閑工作模式狀態(tài)， CPU 保持睡眠狀態(tài)而所有片內(nèi)的外設(shè)仍保持激活狀態(tài)，這種方式由軟件產(chǎn)生。此時，片內(nèi) RAM 和所有特殊功能寄存器的內(nèi)容保持不變?？臻e模式可由任何允許的中斷請求或硬件復(fù)位終止。 需要注意的是，當由硬件復(fù)位來終止空閑工作模式時， CPU 通常是從激活空閑模式那條指令的下一條 指令開始繼續(xù)執(zhí)行程序的，要完成內(nèi)部復(fù)位操作，硬件復(fù)位脈沖要保持兩個機器周期（ 24 個時鐘周期）有效，在這種情況下，內(nèi)部禁止 CPU 訪問片內(nèi) RAM，而允許訪問其它端口。為了避免在復(fù)位結(jié)束時可能對端口產(chǎn)生意外寫入，激活空閑模式的那條指令后一條指令不應(yīng)是一條對端口或外部存儲器的寫入指令。 掉電模式：在掉電模式下，振蕩器停止工作，進入掉電模式的指令是最后一條被執(zhí)行的指令，片內(nèi) RAM 和特殊功能寄存器的內(nèi)容在終止掉電模式前被凍結(jié)。退出掉電模式的方法是硬件復(fù)位或由處于使能狀態(tài)的外中斷 INT0 和 INT1 激活。復(fù)位后將重新定義 全部特殊功能寄存器但不改變 RAM 中的內(nèi)容，在 Vcc 恢復(fù)到正常工作電平前，復(fù)位應(yīng)無效，且蘇州大學(xué)本科生畢業(yè)設(shè)計（論文） 9 必須保持一定時間以使振蕩器重啟動并穩(wěn)定工作。 Flash 閃速存儲器的并行編程： AT89s51 單片機內(nèi)部有 4k 字節(jié)的可快速編程的 Flash 存儲陣列。編程方法可通過傳統(tǒng)的 EPROM 編程器使用高電壓（ +12V）和協(xié)調(diào)的控制信號進行編程。 AT89S51 的代碼是逐一字節(jié)進行編程的。 數(shù)據(jù)查詢： AT89S5l 單片機用數(shù)據(jù)查詢方式來檢測一個寫周期是否結(jié)束，在一個寫周期中，如需讀取最后寫入的那個字節(jié)，則讀出的數(shù)據(jù)的最高位（ ）是原來寫入字節(jié)最高位的反碼。寫周期完成后，有效的數(shù)據(jù)就會出現(xiàn)在所有輸出端上，此時，可進入下一個字節(jié)的寫周期，寫周期開始后，可在任意時刻進行數(shù)據(jù)查詢。 Ready／ Busy：字節(jié)編程的進度可通過“ RDY／ BSY”輸出信號監(jiān)測，編程期間， ALE變?yōu)楦唠娖健?H”后 端電平被拉低，表示正在編程狀態(tài)（忙狀態(tài)）。編程完成后， 變?yōu)楦唠娖奖硎緶蕚渚途w狀態(tài)。 程序校驗：如果加密位 LB LB2 沒有進行編程，則代碼數(shù)據(jù)可通過地址和數(shù)據(jù)線讀回原編寫的數(shù)據(jù)，各加密位也可通過直接回讀進行校驗。 讀片內(nèi)簽名字節(jié)： AT89S51 單片機內(nèi)有 3 個簽名字節(jié)，地址為 000H、 100H 和 200H。用于聲明該器件的廠商和型號等信息，讀簽名字節(jié)的過程和正常校驗相仿，只需將 和 保持低電平。 芯片擦除：在并行編程模式，利用控制信號的正確組合并保持 ALE／ PROG 引腳 200ns－ 500ns 的低電平脈沖寬度即可完成擦除操作。在串行編程模式，芯片擦除操作是利用擦除指令進行。在這種方式，擦除周期是自身定時的，大約為 500ms。擦除期間，用串行方式讀任何地址數(shù)據(jù)，返回值均為 00H。 Flash 閃速存儲器的串行編程：將 RST 接至 Vcc，程序代碼存儲陣列可通過串行 ISP 接口進行編程，串行接口包含 SCK 線、 MOSI（輸入）和 MISO（輸出）線。將 RST 拉高后，在其它操作前必須發(fā)出編程使能指令，編程前需將芯片擦除。芯片擦除則將存儲代碼陣列全寫為 FFH。外部系統(tǒng)時鐘信號需接至 XTAL1 端或在 XTALl 和 XTAL2 接上晶體振蕩器。最高的串行時鐘（ SCK）不超過 l／ 16 晶體時鐘，當晶體為 33MHz 時，最大 SCK 頻率為2MHz。 數(shù)據(jù)校驗：數(shù)據(jù)校驗也可在串行模式下進行，在這個模式，在一個寫周期中，通過輸出引腳 MISO 串行回讀一個字節(jié)數(shù)據(jù)的最 高位將為最后寫入字節(jié)的反碼。 第 節(jié) AT24C02 AT24C02 支持 I2C 總線數(shù)據(jù)傳送協(xié)議， I2C 總線協(xié)議規(guī)定：任何將數(shù)據(jù)傳送到總線的器件作為發(fā)送器，任何從總線接收數(shù)據(jù)的器件為接收器。數(shù)據(jù)傳送是由產(chǎn)生串行時鐘和所有起始停止信號的主器件控制的， AT24C02 作為從器件。雖然主器件和從器件都可以作為蘇州大學(xué)本科生畢業(yè)設(shè)計（論文） 10 發(fā)送器或接收器，但由主器件控制傳送數(shù)據(jù)發(fā)送或接收的模式。 . 性能 與 400KHz I2C 總線兼容 到 伏工作電壓范圍 低功耗 CMOS 技術(shù) 寫保護功能當 WP 為高電平時進入寫保護狀 態(tài) 頁寫緩沖器 自定時擦寫周期 1,000,000 編程 /擦除周期 可保存數(shù)據(jù) 100 年 8 腳 DIP SOIC 或 TSSOP 封裝 溫度范圍商業(yè)級工業(yè)級和汽車級 . 引腳功能描述 VCC + 工作電壓 VSS 地 SCL 串行時鐘：串行時鐘輸入管腳用于產(chǎn)生器件所有數(shù)據(jù)發(fā)送或接收的時鐘，這是一個輸入管腳。 SDA 串行數(shù)據(jù) /地址：雙向串行數(shù)據(jù) /地址管腳用于器件所有數(shù)據(jù)的發(fā)送或接收， SDA 一個開漏輸出管腳，可與其它開漏輸出或集電極開路輸出進行線或 wireOR。 A0 A1 A2 器件地址輸入端：這些輸入腳用于多個器件級聯(lián)時設(shè)置器件地址，當這些腳懸空時默認值為 0 ， 24WC01 除外。 當使用 24WC01 或 24WC02 時最大可級聯(lián) 8 個器件，如果只有一個 24WC02 被總線尋址這三個地址輸入腳 A0 A1 A2 可懸空或連接到 Vss， 如果只有一個 24WC01 被總線尋址這三個地址輸入腳 A0 A1 A2 必須連接到 Vss。當使用 24WC04 時最多可連接 4 個器件該器件僅使用 A1 A2 地址管腳 A0 管腳未用可以連接到 Vss 或懸空，如果只有一個24WC04 被總線尋址， A1 和 A2 地址管腳可懸空或連接到 Vss。當使用 24WC08 時最多可連接 2 個器件且僅使用地址管腳 A2 A0 ， A1 管腳未用可以連接到 Vss 或懸空，如果只有一個 24WC08 被總線尋址 A2 管腳可懸