【文章內(nèi)容簡介】 P TMS320VC5402 SRAM USB CH375 采集圖像 圖像處理芯片 FLASH 山東建筑大學信電學院課程設計說明書 8 圖像和數(shù)據(jù)結果。要顯示的圖像或數(shù)據(jù)先由 DSP 存人緩沖器，再由 LCM 讀取，這樣可以避免了由于 DSP 和 LCM 讀寫速度不匹配而發(fā)生錯誤。由于該模塊板必須具有完全獨立運行指紋圖像檢測、特征提取、特征提取和特征模板存儲等程序，綜合各個方面因素因此采用了 TI 公司的 DSP 處理 器 TMS320VC5402 。該芯片的主要特征有最高頻率 100MHz ，性價比極高，它含 4k 16bits 片內(nèi) ROM 16k 16bits 、片內(nèi) DARAM 6 個 DMA 通道、 2 個 McBSP、 2 個 Timer， 外部程序空間可擴展到1M16bits ，可工作在 3 種低功耗方式 (IDLE1 IDLE2 IDLE3)。本設計中為該處理器分別擴展了 512k 16bits 的 Flash 和 SRAM 各 1 片，使用 Altera 公司的CPLD 芯片 MAX7128 為 Flash 和 SRAM 等產(chǎn)生部分控制信號 ,為 DSP 擴展一個與PC 機通信的異步串口指紋檢測芯片采用 Veridi 公司的 FPS200 指紋檢測芯片整個模塊板的系統(tǒng)。 圖像采集電路是整個系統(tǒng)中極其重要的部分，高質量指紋圖像的采集大大的降低了在鑒定指紋時的誤識率和拒識率，提高整個系統(tǒng)的性能。系統(tǒng)采用的是美國Veridi 公司的 FPS200 固態(tài)指紋感器作為圖像采集電路的核心器件。芯片適用于更復雜的指紋和更惡劣的氣候條件。它采用標準 COMS 工藝制造，獲取圖像為 256 300 像素，分辨率為 5。 OPJ。提供二三種接口方式：標準 8位微處理器總線、集成高速 USB 接口、串行外設接口 SPI。圖像傳輸速度分別為 30 幀／ s、13 幀／ s、 10 賴 /s. FPS200 芯片由 256 列和 300 行電容陣列組成，芯片內(nèi)設計有兩個采樣保持電路用于指紋圖像的采集。通過測量每個傳指感單元在每次充電后的電壓值和放電后的電壓值的差來獲得每路。系個傳 感單元的電容值。每次捕捉每行圖像后，在該內(nèi)的每個傳感單元內(nèi)就有待數(shù)字化的電容值。因此通過改變放電電流大小和放電時間就可以改變 FPS200 的靈敏度。整個圖像采集流程網(wǎng)如網(wǎng) 32 所示。 山東建筑大學信電學院課程設計說明書 9 圖 32 DSP 處理器與 FPS200 指紋檢測芯片相連 指紋檢測芯片采用了 Veridi 公司的電容式指紋傳感器 FPS200, 該芯片提供了 3 種可供選擇的接口分別為 USBSPI 和并行接口使用了 SPI 接口與 DSP 的 McBSP1 互聯(lián) DSP 處理器的 McBSP 接口為高速全雙工多通道緩存串行 接口每個 McBSP 接口包含 6 個管腳引線分別為 BCLKX(傳送參考時鐘 ) BDX(傳送數(shù)據(jù) ) BFSX(傳送幀同步信號 )BCLKR(接收參考時鐘 ) BDR(接收數(shù)據(jù) )和BFSR(接收幀同步信號 ) 在與 FPS200 的 SPI 接口互聯(lián)時 DSP 處理器采用主方式圖像采集結束開始第一次 A /D 轉換開始 A /D 轉換 。 將上次結果送至緩沖區(qū)FSP 200 初始化開始采集圖像將最后一次 A /D 轉換結果送至輸出緩沖區(qū)讀輸出緩沖區(qū)數(shù)據(jù)讀最后一個傳感器單元的值山東建筑大學信電學院課程設計說明書 10 FPS 的 SPI 采用從方式連接如圖 33所示 F P S 2 0 0M I S OM O S IS C L K/ S C S/ I N T RD S PB D R 1B D X 1B C L K X 1B F S X 1/ I N T 0 圖 33 DSP 存儲空間擴展 由 于 DSP 本身所帶的數(shù)據(jù)存儲器只有 16kB 的 DARAM 程序存儲器 ,也只有4kB 的 ROM。 我們所采集的一幅原始指紋圖像就有 75kB ，再加上指紋處理所需的數(shù)據(jù)空間以及運行和存儲程序所需的程序空間，芯片上所帶空間無法符合使用要求，必須擴展數(shù)據(jù)存儲器和程序存儲器。在該模塊板上擴展了 512k 16bits 的Flash 芯片用于存儲指紋處理程序和指紋特征，模板此外還擴展了 512k 16bits 的 SRAM 芯片用于運行指紋處理程序提供保存采集到的指紋圖像以及程序運行過程中所需的臨時數(shù)據(jù)所需空間。 Flash 與 SRAM 的 D[0..1]以及 A[0..14]總線直接與 DSP 的 Data[0..15]以及 Add[0..14]相連，另外的 /WE /OE /CE 和A[15..17]等信號線的控制信號將通過 CPLD 產(chǎn)生相應的譯碼信號 ， CPLD 所產(chǎn)生的譯碼邏輯將在后面加以說明。由于 DSP 的數(shù)據(jù)尋址空間只有 64 16bits， 在對數(shù)據(jù)空間操作時 DSP 的地址線 A16A19 將處理高阻狀態(tài)，因此無法直接對512k 16bits 的數(shù)據(jù)空間進行操作將 128k 16bits 的 SRAM 劃分給數(shù)據(jù)空間，將剩下的 384k 16bits 的 SRAM 和全部 512k 16bits 的 Flash 劃分給程序存儲空間。 DSP 在對數(shù)據(jù)空間操作時當標志位 OVLY 為 1 時，系統(tǒng)把低 32kB 的尋址空間映射到片內(nèi) DARAM 和 ROM 中，外部擴展的數(shù)據(jù)空間若地址在 0000h~7FFFh 范圍內(nèi)的則無法操作，再把外擴的 128k 16bits 的數(shù)據(jù)空間分成 4 頁分時影射到山東建筑大學信電學院課程設計說明書 11 8000h~ffffh 的地址空間中，即高 32kB 的數(shù)據(jù)空間如圖 34所示。最終數(shù)據(jù)空