【文章內(nèi)容簡介】 片的 Q3輸出為 1HZ。具體電路如圖： 第 9 頁 西華大學課程設計說明書 圖 計數(shù)電路 計數(shù)器是一種計算輸入脈沖的時序邏輯網(wǎng)絡，被計數(shù)的輸入信號就是時序網(wǎng)絡的時鐘脈沖，它不僅可以計數(shù)而且還可以用來完成其他特定的邏輯功能，如測量、定時控制、數(shù)字運算等等。 數(shù)字鐘的計數(shù)電路是用兩個六十進制計數(shù)電路和“ 12 翻 1”計數(shù)電路實現(xiàn)的。數(shù)字鐘的 計數(shù)電路的設計可以用反饋清零法。當計數(shù)器正常計數(shù)時，反饋門不起作用，只有當進位脈沖到來時，反饋信號將計數(shù)電路清零，實現(xiàn)相應模的循環(huán)計數(shù)。以六十進制為例，當計數(shù)器從 00， 01， 02， ?? ， 59 計數(shù)時，反饋門不起作用，只有當?shù)?60 個秒脈沖到來時，反饋信號隨即將計數(shù)電路清零，實現(xiàn)模為 60 的循環(huán)計數(shù)。 下面將分別介紹 60 進制計數(shù)器和“ 12 翻 1”小時計數(shù)器。 （一） 60 進制計數(shù)器 電路如圖 所示 第 10 頁 西華大學課程設計說明書 圖 電路中， 74LS92 作為十位計數(shù)器，在電路中采用六進制計數(shù)； 74LS90 作為個位計 數(shù)器在電路中采用十進制計數(shù)。當 74LS90 的 14 腳接振蕩電路的輸出脈沖 1Hz 時 74LS90 開始工作，它計時到 10時向十位計數(shù)器 74LS92 進位。 （二） “ 12 翻 1”小時計數(shù)器電路 （ 1） 電路如圖 所 示 圖 第 11 頁 西華大學課程設計說明書 “ 12 翻 1”小時 計數(shù)器是按照“ 01— 02— 03— 04— 05— 06— 07— 08— 09— 10— 11— 12— 01”規(guī)律計數(shù)的，計數(shù)器的計數(shù)狀態(tài)轉(zhuǎn)換表如表 所示。 表 “ 12 翻 1”小時計時時序 十位 個位 十位 個位 CK Q10 Q03 Q02 Q01 Q00 CK Q10 Q03 Q02 Q01 Q00 0 1 2 3 4 5 6 7 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 8 9 10 11 12 13 0 0 0 1 1 1 0 1 0 0 0 1 0 0 1 1 0 1 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 1 （ 2）電路工作原理 由表可知：個位計數(shù)器由 4 位二進制同步可逆計數(shù)器 74LS191 構成，十位計數(shù)器由雙 D觸發(fā)器 74LS74 構成 ，將它們組成 “ 12 翻 1”小時計數(shù)器。 由表可知：計數(shù)器的狀態(tài)要發(fā)生 兩次跳躍：一是：計數(shù)器計到 9，即個位計數(shù)器的狀態(tài) 為 03 02 01 00Q Q Q Q =1001 后，在下一計數(shù)脈沖的作用下計數(shù)器進入暫態(tài) 1010，利用暫態(tài)的兩個 1 即 03 01使個位異步置 0，同時向十位計數(shù)器進位使 10Q =1；二是計數(shù)到 12 后，在第 13個計數(shù)脈沖作用下個位計數(shù)器的狀態(tài)應為 03 02 01 00Q Q Q Q =0001，十位計數(shù)器的 10Q =0。第二次跳躍的十位清 “ 0”和個位置“ 1”的輸出端 10Q 、 01Q 、 00Q 來產(chǎn)生。 譯碼與顯示電路 （一）電路如圖 所示 第 12 頁 西華大學課程設計說明書 圖 （二）電路的工作原理 譯碼是編碼的相反過程，譯碼器是將輸入的二進制代碼翻譯成相應的輸出信號以表示編碼時所賦予原意的電路。常用的集成譯碼器有二進制譯碼器、二— 十 制譯碼器和 BCD— 7 段譯碼器 、 顯示模塊用來顯示計時模塊輸出的結 果。 （三）對電路中的主要元件及功能介紹 （ 1）譯碼器 74LS48 譯碼器是一個多輸入、多輸出的組合邏輯電路。它的工作是把給定的代碼進行“翻譯”，變成相應的狀態(tài)，使輸出通道中相應的一路有信號輸出。譯碼器在數(shù)字系統(tǒng)中有廣泛的用途，不僅用于代碼的轉(zhuǎn)換、終端的數(shù)字顯示，還用于數(shù)字分配，存儲器尋址和組合控制信號等。譯碼器可以分為通用譯碼器和顯示譯碼器兩大類。在電路中用的譯碼器是共陰極譯碼器 74LS48，用 74LS48 把輸入的 8421BCD碼 ABCD譯成七段輸出 ag，再由七段數(shù)碼管顯示相應的數(shù)。 74LS48的管腳 圖如圖 16。在管腳圖中，管腳 LT、 RBI、 BI/RBO 都是低電平是起作用，作用分別為： LT為燈測檢查，用 LT 可檢查七段顯示器個字段是否能正常被點燃。 BI是滅燈輸入，可以使顯示燈熄滅。 RBI 是滅零輸入，可以按照需要將顯示的零予以熄滅。 BI/RBO 是共用輸出端， RBO 稱為滅零輸出端，可以配合滅零輸出端 RBI，在多位十進制數(shù)表示時，把多余零位熄滅掉，以提高視圖的清晰度。也可用共陰譯碼器 74LS248， CD4511。 第 13 頁 西華大學課程設計說明書 圖 （ 2）顯示器 SM421050N 在此電路圖中所用的顯示器是共陰極形式，陰極必須接地。 SM421050N 的管腳功能圖如圖 圖 校時電路 （一） 電路的工作原理 校時電路的作用是：當數(shù)字鐘接通電源或者出現(xiàn)誤差時，校正時間。校時是數(shù)字鐘應具有的基本功能。一般電子表都具有時、分、秒等校時功能。為了使電路簡單，在此設計中只進行分和小時的校時。校時有“快校時”和“慢校時”兩種，“快校時”是通過開關控制，使計數(shù)器對 1Hz 校時脈沖計數(shù)。“慢 校時”是用手動產(chǎn)生單脈沖作校時脈沖。圖中 S1 校分用的控制開關， S2（總圖）為校時用的控制開關，它們的控制功能如表 4 所示，校時脈沖采用分頻器輸出的 1Hz 脈沖，當 S1 或 S2 分別為“ 0”時可以進行“快校時”。如果校時脈沖由單次脈沖產(chǎn)生器提供，則可以進行“慢校時”。 a b f c g d e DPY [LEDgn] 1 2 3 4 5 6 7 a b c d e f g BI/RBO 4 RBI 5 LT 3 A 7 B 1 C 2 D 6 a 13 b 12 c 11 d 10 e 9 f 15 g 14 74LS48 第 14 頁 西華大學課程設計說明書 表 校時開關的功能 S1 S2 功能 1 1 計數(shù) 1 0 校分 0 1 校時 （二）具體電路如圖 圖 擴展功功能電路的設計 定時控制電路 （鬧鐘電路） 數(shù)字鐘在指定的時刻發(fā)出信號，或驅(qū)動音響電路“鬧時”；或?qū)δ逞b置的電源進行接通或斷開“控制”。不管是鬧時還是控制，都要求時間準確，即信號的開始時刻與持續(xù)時間必須滿足規(guī)定的要求。 （一）設計電路如圖 所示 第 15 頁 西華大學課程設計說明書 圖 （二）電路的工作原理 在這里將舉例來說明它的工作原理。要求上午 7時 59 分發(fā)出鬧時信號，持續(xù) 1 分鐘。設計如下： 7 時 59 分對應數(shù)字鐘的時時個位計數(shù)器的狀態(tài)為 3 2 1 0 1( ) 0 1 1 1HQ Q Q Q ?，分十位計數(shù)器的狀態(tài)為 3 2 1 0 2( ) 0 1 0 1MQ Q Q Q ?，分個位計數(shù)器的狀態(tài)為3 2 1 0 1( ) 1 0 0 1MQ Q Q Q ?，若將上述計數(shù)器輸出為“ 1”的所有輸出端經(jīng)過與門電路去控制音響電路，就可以使音響電路正好在 7點 59 分響，持續(xù) 1分鐘后（即 8點）停響。所以鬧時控制信號 Z 的表達式為 011SQ ? 2 1 0 1 2 0 2 3 0 1( ) ( ) ( )H M MZ Q Q Q Q Q Q Q M?? ? ? 式中， M 為上午的信號輸出，要求 M=1。 如果用與非門實現(xiàn)的邏輯表達式為： 2 1 0 1 2 2 3 0 1( ) ( 0 ) ( )H M MZ Q Q Q M Q Q Q Q? ? ? ? 在該電路圖 中用到了 2 輸入二與非門 74LS20，集電極開路的 2 輸入四與非門 74LS0 74LS00，因 OC 門的輸出端可以進行“線與”，使用時在它們的輸出端與電源 +5V 端之間應接一電阻 RL。 RL 的值由下式?jīng)Q定： m inm ax CC OHLOH IHVVR nI mI?? ? m axm in CC OLLOL ILVVR I mI?? ? maxOLV =,ILI =, minOLV =,IHI =50uA,OLI =8mA,OHI =100Ua。m為負 第 16 頁 西華大學課程設計說明書 載門輸入端總個數(shù)。 取 RL=。如果控制 1KHz 高音和驅(qū)動音響電路的兩極與非門也采用 OC門，則 RL 的值應該重新計算。 由電路圖可以看見，上午 7 點 59分，音響電路的晶體管導通，則揚聲器發(fā)出 1KHz 的聲音。持續(xù) 1 分鐘到 8點整晶體管因為輸入端為“ 0”而截止，電路停鬧。 仿廣播電臺正點報時電路 仿廣播電臺整點報時電路的功能要求是，每當數(shù)字鐘計時快要到整點時發(fā)出聲響，通常按照 4 低音 1 高音的順序發(fā)出間斷聲響，以最后一聲高音結束的時刻為整點時刻。 設 4 聲低音（約 500Hz）分別發(fā)生在 59 分 51 秒、 53 秒、 55 秒及 57 秒，最后一聲高音（約 1KHz）發(fā)生在 59 分 59秒，它們的持續(xù)時間均為 1 秒。 表 CP(秒 ) Q3s1 Q2s1 Q1s1 Q0s1 功能 50 0 0 0 0 51 0 0 0 1 鳴低音 52 0 0 1 0 停 53 0 0 1 1 鳴低音 54 0 1 0 0 停 55 0 1 0 1 鳴低音 56 0 1 1 0 停 57 0 1 1 1 鳴低音 58 1 0 0 0 停 59 1 0 0 1 鳴低音 00 0 0 0 0 停 第 17 頁 西華大學課程設計說明書 具體 設計電路如圖 圖 特殊器件介紹 555 時鐘芯片 如圖 ， 555 電路由電阻分壓器、電壓比較器、基本 RS 觸發(fā)器、放電管和輸出緩沖器 5 個部分組成。它的各 個引腳功能如下： 1 腳： GND(或 Vss)外接電源負端 VSS 或接地，一般情況下接地。 8 腳：VCC(或 VDD)外接電源 VCC，雙極型時基電路 VCC 的范圍是 ～ 16V， CMOS型時基電路 VCC 的范圍為 3～ 18V。一般用 5V。 |3 腳： OUT（或 Vo）輸出端。2 腳： TR 低觸發(fā)端。 6 腳： TH 高觸發(fā)端。 4 腳： R 是直接清零端。當 R 端接低電平，則時基電路不工作，此時不論 TR、 TH 處于何電平，時基電路輸出為“ 0”，該端不用時應接高電平。 5 腳： CO(或 VC)為控制電壓端。若此端外接電壓，則可改變內(nèi)部兩個比較器的基準 電壓，當該端不用時，應將該端串入一只 F電容接地，以防引入干擾。 7 腳： D 放電端。該端與放電管集電極相連，用做定時器時電容的放電。電阻分壓器由三個 5kΩ的等值電阻串聯(lián)而成。電阻分壓器為比較器 C C2 提供參考電壓，比較器 C1 的參考電壓為 2/3Vcc，加在同相輸入端，比較器 C2 的參考電壓為 1/3Vcc，加在反相輸入端。比較器由兩個 第 18 頁 西華大學課程設計說明書 結構相同的集成運放 C C2 組成。高電平觸發(fā)信號加在 C1 的反相輸入端，與同相輸入端的參考電壓比較后，其結果作為基本 RS 觸發(fā)器 R 端的輸入信號；低電平觸發(fā)信號加在 C2 的同相輸入端， 與反相輸入端的參考電壓比較后，其結果作為基本 RS 觸發(fā)器 S 端的輸入信號。基本 RS 觸發(fā)器的輸出狀態(tài)受比較器C C2 的輸出端控制。在 1 腳接地， 5 腳未外接電壓，兩個比較器 C C2 基準電壓分別為 2/3Vcc， 1/3Vcc。引腳如圖 圖 單時鐘加 /減計數(shù)器 74LS191 如圖 所示，該圖為所存器 74LS191 的引腳圖。單時鐘加 /減計數(shù)器74LS191 是 BCD 碼十六進制計數(shù)器。 LD 為置數(shù)端 ,當 LD=0