【文章內容簡介】 器的內部邏輯框圖 圖 312 MC14433引腳圖 MC14433 的框圖（圖 311）和引腳（圖 312）功能說明 各引腳的功能如下： 電源及共地端 VDD： 主工作電源 +5V。 VEE: 模擬部分的負電源端，接 5V。 VAG： 模擬地端。 VSS： 數字地端。 VR： 基準電壓。 外界電阻及電容端 RI： 積分電阻輸入端， VX=2V 時， R1=470?； VX=200Mv 時， R1=27K?。 崔亞平：基于單片機倉庫溫濕度的監(jiān)測系統(tǒng)的設計 16 C1： 積分電容輸入端。 C1 一般為 。 C0 C02： 外界補償電容端，電容取值約 。 R1/C1： R1 與 C1的公共端。 CLKI、 CLKO ： 外界振蕩器時鐘調節(jié)電阻 Rc， Rc一般取 470 K?左右。 轉換啟動 /結束信號端 EOC：轉換結束信號輸出端，正脈沖有效。 DU： 啟動新的轉換，若 DU 與 EOC相連，每當 A/D 轉換結束后，自動啟動新的轉換。 過量程信號輸出端 /OR ： 當 |Vx|?VR，過量程 /OR 輸出低電平。 位選通控制線 DS4DS1： 選擇個 、 十 、 百 、 千位，正脈沖有效。 DS1 對應千位， DS4 對應個位。每個選通脈沖寬度為 18 個時鐘周期，兩個相應脈沖之間間隔為 2個時鐘周期。 ～～～～～～1 / 2 C L K 周 期1 6 4 0 0 個 時 鐘 脈 沖 周 期1 8 個 時 鐘 脈 沖 周 期E O CD S 1D S 2D S 3D S 4( 最 高 位 ) 1 / 2 位 2 個 時 鐘 脈 沖 周 期最 低 位 圖 313 MC14433選通脈沖時序圖 BCD 碼輸出線 Q0Q3： BCD 碼輸出線。其中 Q0為最低位， Q3 為最高位。當 DS DS3 和 DS4 選通期間，輸出三位完整的 BCD 碼數，但在 DS1 選通期間，輸出端 Q0Q3 除了表示個位的 0 或 1 外，還表示了轉化值的正負極性和欠量程還是過量程其含意見表 33。 由表可知 Q3 表示 1/2 位， Q3=“ 0”對應 1，反之對應 0。 安徽工程大學機電學院畢業(yè)設計（論文） 17 表 33 DS1選通時 Q3～ Q0表示的結果 Q 2Q 1Q 0 01000011表 示 結 果千 位 數 為 0千 位 數 為 1結 果 為 正結 果 為 負輸 入 過 量 程輸 入 欠Q 31001 Q2 表示極性， Q2=“ 1”為正極性，反之為負極性。 Q0=“ 1”表示超量程：當 Q3=“ 0”時 ，表示過量程；當 Q3=“ 1”時，表示欠量程； 三、 MC14433 與 AT89C51 單片機的接口設計 由于 MC14433 的 A/D 轉換結果是動態(tài)分時輸出的 BCD 碼， Q0～ Q3HE DS1～ DS4 都不是總線式的。因此， MCS51 單片機只能通過并行 I/O 接口或擴展 I/O 接口與其相連。對于 AT89C51 單片機的應用系統(tǒng)來說， MC14433 可以直接和其 P1 口或擴展 I/O 口8155/8255 相連。下面是 MC14433 與 AT89C51 單片機 P1 口直接相連的硬件接口，接口電路如圖 314所示 圖 314 MC14433 與 AT89C51 單片機 P1 口直接相連的硬件接口 崔亞平：基于單片機倉庫溫濕度的監(jiān)測系統(tǒng)的設計 18 單片機 AT89C51 的介紹 為了設計此系統(tǒng)，我們采用了 AT89C51 單片機作為控制芯片，在前向通道中是一個非電信號的電量采集過程。它由傳感器采 集非電信號，從傳感器出來經過功率放大過程，使信號放大，再經過模 /數轉換成為計算機能識別的數字信號，再送入計算機系統(tǒng)的相應端口。 一、 介紹 8 位 AT89C51 CHMOS 工藝單片機被設計用于處理高速計算和快速輸入 /輸出。 MCS51 單片機典型的應用是高速事件控制系統(tǒng)。商業(yè)應用包括調制解調器，電動機控制系統(tǒng)，打印機，影印機，空調控制系統(tǒng)，磁盤驅動器和醫(yī)療設備。汽車工業(yè)把 MCS51 單片機用于發(fā)動機控制系統(tǒng)，懸掛系統(tǒng)和反鎖制動系統(tǒng)。 AT89C51 尤其很好適用于得益于它的處理速度和增強型片上外圍功能集，諸如： 汽車動力控制，車輛動態(tài)懸掛，反鎖制動和穩(wěn)定性控制應用。由于這些決定性應用，市場需要一種可靠的具有低干擾潛伏響應的費用 效能控制器，服務大量時間和事件驅動的在實時應用需要的集成外圍的能力，具有在單一程序包中高出平均處理功率的中央處理器。擁有操作不可預測的設備的經濟和法律風險是很高的。一旦進入市場，尤其任務決定性應用諸如自動駕駛儀或反鎖制動系統(tǒng)，錯誤將是財力上所禁止的。重新設計的費用可以高達 500K 美元，如果產品族享有同樣內核或外圍設計缺陷的話，費用會更高。另外，部件的替代品領域是極其昂貴的，因為設備要用來把 模塊典型地焊接成一個總體的價值比各個部件高幾倍。為了緩和這些問題，在最壞的環(huán)境和電壓條件下對這些單片機進行無論在部件級別還是系統(tǒng)級別上的綜合測試是必需的。 Intel Chandler 平臺工程組提供了各種單片機和處理器的系統(tǒng)驗證。這種系統(tǒng)的驗證處理可以被分解為三個主要部分。系統(tǒng)的類型和應用需求決定了能夠在設備上執(zhí)行的測試類型。 二、 AT89C51提供以下標準功能： 4k 字節(jié) FLASH 閃速存儲器， 128 字節(jié)內部 RAM， 32 個 I/O 口線， 2 個 16 位定時 /計數器，一個 5 向量兩級中斷結構，一個全雙工 串行通信口，片內振蕩器及時鐘電路。同時， AT89C51 降至 0Hz 的靜態(tài)邏輯操作，并支持兩種可選的節(jié)電工作模式。空閑方式體制 CPU 的工作，但允許 RAM，定時 /計數器，串行通信口及中斷系統(tǒng)繼續(xù)工作。掉電方式保存 RAM 中的內容，但振蕩器體制工作并禁止其他所有不見工作直到下一個硬件復位 ，如圖 315。 安徽工程大學機電學院畢業(yè)設計（論文） 19 圖 315 AT89C51 方框圖 引腳功能說明 (如圖 316) Vcc：電源電壓 GND：地 P0 口： P0 口是一組 8 位漏極開路型雙向 I/O 口，也即地址 /數據總線復用。作為輸出口用時，每位能吸收電流的方式驅動 8 個 TTL 邏輯門電路，對端口寫“ 1”可作為高阻抗輸入端用。在訪問外部數據存儲器或程序存儲器時，這組口線分時轉換地址（低 8 位）和數據總線復用，在訪問期間激活內部上拉電阻。在 Flash 編程時， P0 口接受指令字節(jié)，而在程序校驗時，輸出指令字節(jié)，校驗時，要求外接上拉電阻。 崔亞平：基于單片機倉庫溫濕度的監(jiān)測系統(tǒng)的設計 20 圖 316 AT89C51 引腳圖 P1 口： P1 是一個帶內部上拉電阻的 8 位雙向 I/O 口， P1 的輸出緩沖級可驅動（吸收或輸出電流） 4 個 TTL 邏輯門電路。對端口寫“ 1”，通過內部的上拉電阻把端口拉到高電平，此時可作輸入口。作為輸入口使用時，因為內部存在上拉電阻，某個引腳被外部信號拉低時會輸出一個電流（ IIL）。 Flash 編程和程序校驗期間， P1 接受低 8 位地址。 P2 口： P2 是一個帶有內部上拉電阻的 8 位雙向 I/O 口， P2 的輸出緩沖級可驅動（吸收或輸出電流） 4 個 TTL 邏輯門電路。對端口寫“ 1”，通過內部的上拉電阻把端口拉到高電平，此時可作輸入口。作為輸入口使用時，因為內部存在上 拉電阻，某個引腳被外部信號拉低時會輸出一個電流（ IIL）。在訪問外部程序存儲器或 16 位四肢的外部數據存儲器（例如執(zhí)行 MOVX @DPTR指令）時， P2 口送出高 8 位地址數據，在訪問 8 位地址的外部數據存儲器（例如執(zhí)行 MOVX @ RI 指令）時， P2 口線上的內容（也即特殊功能寄存器（ SFR）區(qū)中 R2 寄存器的內容），在整個訪問期間不改變。 Flash 編程和程序校驗時， P2 也接收高位地址和其他控制信號。 P3 口： P3 是一個帶有內部上拉電阻的 8 位雙向 I/O 口， P3 的輸出緩沖級可驅動（吸收或輸 出電流） 4 個 TTL 邏輯門電路。對端口寫“ 1”，通過內部的上拉電阻把端口拉到高電平，此時可作輸入口。作為輸入口使用時，因為內部存在上拉電阻，某個引腳被外部信號拉低時會輸出一個電流（ IIL）。 P3 口還接收一些用于 Flash 閃速安徽工程大學機電學院畢業(yè)設計（論文） 21 存儲器編程和程序校驗的控制信號。 RST：復位輸入。當振蕩器工作時， RST 引腳出現兩個機器周期以上高電平將使單片機復位。 ALE/PROG：當訪問外部程序存儲器或數據存儲器時， ALE（地址鎖存允許）輸出脈沖用于鎖存地址的低 8 位字節(jié)。即使不訪問外部存儲器， ALE 仍以時鐘振蕩 頻率的1/6 輸出固定的正脈沖信號，因此它可對外輸出時鐘或用于定時目的。要注意的是，每當訪問外部數據存儲器時將跳過一個 ALE 脈沖。對 Flash 存儲器編程期間，該引腳還用于輸入編程脈沖（ PROG）。如有必要，可通過對特殊功能寄存器（ SFR）區(qū)中的 8EH 單元 D0 位置位，可禁止 ALE 操作。該位置位后，只有一條 MOVX 和 MOVC 指令 ALE 才會被激活。此外，該引腳會被微弱拉高，單片機執(zhí)行外部程序時，應設置 ALE 無效。 PSEN：程序存儲允許輸出是外部程序存儲器的讀選通型號，當 89C51 由外部存儲 器取指令（或數據）時，每個機器周期兩次 PSEN 有效，即輸出兩個脈沖。在此期間，當訪問外部數據存儲器，這兩次有效的 PSEN 信號不出現。 EA/VPP：外部訪問允許。欲使 CPU 僅訪問外部程序存儲器（地址為 0000H— FFFFH）， EA 端必須保持低電平（接地）。需注意的是：如果加密位 LB1 被編程，復位時內部會鎖存 EA 端狀態(tài)。如 EA 端為高電平（接 Vcc 端）， CPU 則執(zhí)行內部程序存儲器中的指令。 Flash 存儲器編程時，該引腳加上 +12v 的編程允許電源 Vpp，當然這必須是該器件使用 12v 編程 電壓 Vpp。 XTAL1：振蕩器反相放大器及內部時鐘發(fā)生器的輸入端。 XTAL2：振蕩器反相放大器的輸出端。 89C51 中有一個用于構成內部振蕩器的高增益反相放大器，引腳 XTAL1 和 XTAL2分別是該放大器的輸入端和輸出端。這個放大器與作為反饋元件的片外石英晶體或陶瓷諧振器一起構成自激振蕩器，振蕩電路參見圖5。外接石英晶體或陶瓷諧振器及電容 C C2 接在放大器的反饋回路中構成并聯振蕩電路。對電容 C C2 雖沒有十分嚴格的要求，但電容容量的大小會輕微影響振蕩頻率的高低、振蕩器工作的穩(wěn)定性、起振的難易 程度及溫度穩(wěn)定性，如果使用石英晶體，我們推薦電容使用 30Pf177。 10 Pf，而如使用陶瓷諧振器建議選擇 40Pf177。 10Pf。用戶也可以采用外部時鐘。這種情況下，外部時鐘脈沖接到 XTAL1 端，即內部時鐘發(fā)生器的輸入端 XTAL2 則懸空。 掉電模式： 在掉電模式下，振蕩器停止工作，進入掉電模式的指令是最后一條被執(zhí)行的指令，片內 RAM 和特殊功能寄存器的內容在終止掉電模式前被凍結。推出掉電模式的唯一方法是硬件復位，復位后將重新定義全部特殊功能寄存器但不改變 RAM 中的內容，在 Vcc 恢復到正常工作電平前，復位應無 效，且必須保持一定時間以使振蕩器重啟動并穩(wěn)定工作。 89C51 的程序存儲器陣列是采用字節(jié)寫入方式編程的，每次寫入一個字符，要對整個芯片的 EPROM 程序存儲器寫入一個非空字節(jié)，必須使用片擦除的方法將整個存崔亞平：基于單片機倉庫溫濕度的監(jiān)測系統(tǒng)的設計 22 儲器的內容清楚。 三、 編程方法 編程前，設置好地址、數據及控制信號，編程單元的地址加在 P1 口和 P2 口的 — （ 11 位地址范圍為 0000H—— 0FFFH），數據從 P0口輸入，引腳 、 和、 的電平設置見表 6， PSEB 為低電平， RST保持高電平， EA/Vpp 引 腳是編程電源的輸入端，按要求加上編程電壓， ALE/PROG引腳輸入編程脈沖（負脈沖）。編程時，可采用 4— 20MHz 的時鐘振蕩器， 89C51 編程方法如下：在地址線上加上要編程單元的地址信號在數據線上加上要寫入的數據字節(jié)。激活相應的控制信號。在高電壓編程方式時，將 EA/Vpp 端加上 +12v 編程電壓。每對 Flash 存儲陣列寫入一個字節(jié)或每寫入一個程序加密位，加上一個 ALE/PROG 編程脈沖。改變編程單元的地址和寫入的數據，重復 1— 5 步驟，知道全部文件編