【文章內(nèi)容簡介】 Hz 的交流電源，而有些國家采用的是 60Hz 的交流電源， 對(duì)于出口到這些國家的電器設(shè)備，其 產(chǎn)品的 性能測試必 須在 60Hz 的交流電源下 浙江科技學(xué)院信息與電子工程學(xué)院 2020 屆畢業(yè)設(shè)計(jì)（論文） 班級(jí)： 電子信息工程 A1 姓名： 連炎鑒 學(xué)號(hào)： 103023027 第 3 頁 共 36 頁 進(jìn)行，為了監(jiān)視 60Hz 交流電源 的頻率，就必須要用頻率計(jì) 。 針對(duì) 這個(gè)問題 ， 本課題 基于 AT89C2051 單片機(jī)技術(shù) 設(shè)計(jì) 了 一臺(tái)專用頻率計(jì) 。 課題的目標(biāo) 本頻率計(jì)設(shè)計(jì) 是基于芯片級(jí)的設(shè)計(jì)思想來實(shí)現(xiàn)的，充分利用 AT89C2051本身 硬件資源，形成最小硬件系統(tǒng) 。 在設(shè)計(jì)中，使用 AT89C2051的 作為待測頻率信號(hào)的脈沖輸入計(jì)數(shù)部件，定時(shí)器 T1用來對(duì)脈沖信號(hào)的周期進(jìn)行計(jì)數(shù)。 頻率 測量范圍 在 ~，測量結(jié)果 用兩位整數(shù)位和兩位小數(shù)位 以 在 4位 LED數(shù)碼管上顯示 。 浙江科技學(xué)院信息與電子工程學(xué)院 2020 屆畢業(yè)設(shè)計(jì)（論文） 班級(jí)： 電子信息工程 A1 姓名： 連炎鑒 學(xué)號(hào)： 103023027 第 4 頁 共 36 頁 第 2 章 設(shè)計(jì)方案論證 頻率計(jì)的制作方案有很多：有基于 CPLD 的數(shù)字 頻率計(jì)設(shè)計(jì) 、 基于 FPGA 的數(shù)字 頻率計(jì)設(shè)計(jì) 、 基于 VHDL 的數(shù)字頻率計(jì)的設(shè)計(jì) 、基于單片機(jī)的數(shù)字頻率 計(jì)設(shè)計(jì)等等。由于在不同的測試場合對(duì)頻率計(jì)的 功能 要求都不盡相同，如 頻率測量范圍 ，精度和 分辨率 等要素 ,所以合理選擇設(shè)計(jì)方案是關(guān)鍵。 頻率計(jì)設(shè)計(jì)方案 選擇 基于 VHDL 的設(shè)計(jì) 方案 該方案采用 VHDL 編程語言實(shí)現(xiàn)。頻率計(jì)由分頻器，閘門，選擇器 ，計(jì)數(shù)器，鎖存器和顯示電路組成。測頻原理框圖如下 圖 所示 : 圖 測頻原理框圖 1. 分頻器 :分頻器將標(biāo)準(zhǔn)信號(hào)分成一系列低頻的信號(hào)，作為測量的時(shí)基信號(hào)，送入閘門，同時(shí)，復(fù)位脈沖由分頻器產(chǎn)生。 顯示電路 閘門 分 頻 器 鎖存器 計(jì)數(shù)器 選擇器 標(biāo)準(zhǔn)信號(hào) 被測信號(hào) 浙江科技學(xué)院信息與電子工程學(xué)院 2020 屆畢業(yè)設(shè)計(jì)（論文） 班級(jí)： 電子信息工程 A1 姓名： 連炎鑒 學(xué)號(hào)： 103023027 第 5 頁 共 36 頁 2. 閘門 :閘門可以將分頻器產(chǎn)生的頻率信號(hào)生成相應(yīng) 的 閘門信號(hào)（即 一 個(gè)周期的門 控信號(hào)）。 3. 選擇器 :可以根據(jù)被測頻率的高低，選擇相應(yīng) 的閘門信號(hào)，以 達(dá)到較好的測量精度。選擇方式通過用戶手動(dòng) 換檔的方法實(shí)現(xiàn)。 4. 計(jì)數(shù)器 :計(jì)數(shù)器的作用是對(duì)一個(gè)閘門信號(hào)中的被測信號(hào)脈沖 進(jìn)行計(jì)數(shù)，計(jì)數(shù)結(jié)果即為被測頻率對(duì)所選用時(shí)基的相對(duì)值。 5. 鎖存器 :鎖存器用來鎖存計(jì)數(shù)結(jié)果， 以及使 該結(jié)果得以較長時(shí)間的穩(wěn)定顯示。 6. 顯示電路 :顯示電路使頻率值在數(shù)碼管上顯示，供讀數(shù)。 根據(jù)以上的原理框圖，確定數(shù)字頻率計(jì)的基本流程圖如下 圖 所示 : 圖 頻率計(jì)流程圖 接通電源 待命狀態(tài) 適當(dāng)量程 轉(zhuǎn)換量程 測頻計(jì)數(shù) 顯示頻率值 下一頻率 NO NO YES YES 浙江科技學(xué)院信息與電子工程學(xué)院 2020 屆畢業(yè)設(shè)計(jì)（論文） 班級(jí)： 電子信息工程 A1 姓名： 連炎鑒 學(xué)號(hào)： 103023027 第 6 頁 共 36 頁 基于 CPLD 的設(shè)計(jì)方案 該方案 在硬件電路設(shè)計(jì)時(shí)，可先將 CPLD的內(nèi)部電路分為控制、計(jì)數(shù)、鎖存及譯碼四個(gè)電路模塊分別進(jìn)行設(shè)計(jì)，然后再將這四個(gè)電路模塊有機(jī)地結(jié)合成一個(gè)能完成測頻功能并具有顯示輸出信號(hào)的整體系統(tǒng) [3]。其系統(tǒng)電路模塊結(jié)構(gòu)框圖如 下 圖 ： 圖 系統(tǒng)電路模塊圖 1. 控制電路模塊 ： 為實(shí)現(xiàn)系統(tǒng)功能，控制電路模塊需輸出三個(gè)信號(hào)：一是控