嵌入式系統(tǒng)基礎(chǔ)教程第07講_第4章arm存儲器組織和異常中斷_習(xí)題(編輯修改稿)
2025-03-12 15:39 本頁面
【文章內(nèi)容簡介】 性 ARM核 區(qū)域 數(shù)目 指令區(qū)域和數(shù)據(jù)區(qū)域是否分離 指令和數(shù)據(jù)區(qū)域配置是否分離 ARM740T 8 否 否 ARM940T 16 是 是 ARM946ES 8 否 是 ARM1026EJS 8 否 是 2023年 6月 21日 29 南京大學(xué)計算機系 在帶 PU的 ARM系統(tǒng)中創(chuàng)建區(qū)域 ? 要實現(xiàn)一個受 PU控制主存的嵌入式系統(tǒng)，需要對主存中的不同塊定義若干區(qū)域。 ? 一個區(qū)域可以被創(chuàng)建一次，然后一直用到嵌入式系統(tǒng)運行結(jié)束； ? 也可以臨時創(chuàng)建一個區(qū)域來滿足一個特殊操作的需要，用完之后就加以刪除。 2023年 6月 21日 30 南京大學(xué)計算機系 含有 PU的 ARM核 ? 含有 8個受保護區(qū)域的 ARM核 ? ARM740T ? ARM946ES ? ARM1026EJS ? 含有 16個受保護區(qū)域的 ARM核 ? ARM940T 2023年 6月 21日 31 南京大學(xué)計算機系 初始化 PU、 Cache和寫緩沖器 ? 為了初始化 PU、 Cache和寫緩沖器，控制系統(tǒng)必須定義在操作目標(biāo)平臺時所需要的保護區(qū)域。 功能 主存儲器 次存儲器 系統(tǒng)控制 C1 C0 區(qū)域的 cache屬性 C2 C0 區(qū)域的寫緩沖器屬性 C3 C0 區(qū)域的訪問權(quán)限屬性 C5 C0 區(qū)域的大小和位置 C6 C0~C7 2023年 6月 21日 32 南京大學(xué)計算機系 帶保護單元和 MMU的系統(tǒng)框圖 C 5 寄 存 器 C 2 , C 3 寄 存 器優(yōu) 先 級 編 碼 器存 儲 區(qū) 地 址比 較 器訪 問 控 制硬 件訪 問 允 許控 制 位（ A P 控 制 位 ）A R M c o r eC a c h e 和寫 緩 存 寄 存 器允 許 C a c h e 控 制 位 ，允 許 緩 存 控 制 位（ C , B 控 制 位 ）中 止選 擇 的 區(qū) 域C a c h e 行讀 取 硬 件M a i nM e m o r y虛 擬 地 址 / 物 理 地 址2023年 6月 21日 33 南京大學(xué)計算機系 ARM處理器的 Cache ? ARM處理器均帶有 Cache或者可以將片上存儲器配置成 Cache。當(dāng)然，在不需要時也可以通過配置操作關(guān)閉 Cache。 ? ARM處理器的 Cache地址映射均采用組相聯(lián)映射。 2023年 6月 21日 34 南京大學(xué)計算機系 快速上下文切換擴展 ? 快速上下文切換擴展 ? FCSE ， Fast Context Switch Extension ? FCSE是 ARM存儲系統(tǒng)的修正機構(gòu)。它修改系統(tǒng)中不同進程的虛擬地址，避免在進行進程間切換時造成的虛擬地址到物理地址的重映射，從而提高系統(tǒng)的性能。 ? 為了理解 ARM處理器的 FCSE功能，我們首先考察當(dāng)虛擬存儲器中任務(wù)切換時，主存中頁表和物理存儲器的隨動切換。 2023年 6月 21日 35 南京大學(xué)計算機系 ARM虛擬存儲器 用戶任務(wù)上下文切換示例 1 ?任務(wù) 1正在執(zhí)行 2023年 6月 21日 36 南京大學(xué)計算機系 ARM虛擬存儲器 用戶任務(wù)上下文切換示例 2 ? 任務(wù) 2正在執(zhí)行 2023年 6月 21日 37 南京大學(xué)計算機系 ARM虛擬存儲器 用戶任務(wù)上下文切換示例 3 ? 任務(wù) 3正在執(zhí)行 2023年 6月 21日 38 南京大學(xué)計算機系 3個任務(wù)的多任務(wù)環(huán)境中 快速上下文切換擴展的舉例： ? 切換前任務(wù) 1正在運行 2023年 6月 21日 39 南京大學(xué)計算機系 3個任務(wù)的多任務(wù)環(huán)境中 快速上下文切換擴展的舉例：（續(xù)） ? 切換后任務(wù) 2正在運行 任 務(wù) 2別 名虛 擬存 儲 器0 x 6 0 0 0 0 0任 務(wù) 3不 可 訪 問任 務(wù) 1任 務(wù) 2內(nèi) 核域 訪 問權(quán) 限物 理存 儲 器任 務(wù) 3任 務(wù) 3任 務(wù) 2內(nèi) 核C a c h e 和T L B任 務(wù) 1任 務(wù) 1任 務(wù) 2任 務(wù) 3修 改 后 的虛 地 址內(nèi) 核內(nèi) 核 客 戶可 訪 問任 務(wù) 2 客戶 可 訪 問任 務(wù) 1 不可 訪 問特 殊重 定 位寄 存 器進 程 I DF C S E內(nèi) 核任 務(wù) 2 正在 運 行0 x 4 3 0 0 0 00 x 2 6 0 0 0 00 x 02023年 6月 21日 40 南京大學(xué)計算機系 寫緩存器 (Write Buffer) ? 寫緩存器是一個容量很小的片內(nèi)的先進先出（ FIFO）存儲器，位于處理器核與主存之間。 ? 寫緩存器的主要用途是：當(dāng) CPU輸出數(shù)據(jù)時，總線恰好被占用而無法輸出，此時， CPU可以把輸出數(shù)據(jù)寫入到寫緩存器。當(dāng)總線上沒有比寫緩存區(qū)優(yōu)先級更高的掌控者時，寫緩存區(qū)可以通過總線將數(shù)據(jù)寫入內(nèi)存。 ? CPU由于不需要等待寫操作的完成而增強了性能。 ? 寫緩存區(qū)中的 FIFO存儲器在存儲層次中與 L1 Cache處于相同的層次。 2023年 6月 21日 41 南京大學(xué)計算機系 S3C44B0X處理器的寫緩存區(qū) ? 由 4個寫緩存寄存器構(gòu)成。每一個寫緩存寄存器包括一個 32位數(shù)據(jù)字段，一個 28位地址字段和一個 2位狀態(tài)字段。 ? 可以通過指令對控制寄存器 SYSCFG的 WE位置 1或者置 0來使能或者禁能寫緩存器。參看下圖。 2 7 0 03 1地 址M A S寫 緩 存 數(shù) 據(jù)012023年 6月 21日 42 南京大學(xué)計算機系 ARM的異常中斷 ? ARM異常與中斷不做嚴(yán)格意義上的區(qū)別 ? ARM的中斷向量表內(nèi)存放的是響應(yīng)異常和中斷的轉(zhuǎn)移指令而不是中斷向量地址。 ? 在 ARM處理器中，當(dāng)異常發(fā)生時，完成當(dāng)前指令后跳轉(zhuǎn)到相應(yīng)的異常中斷處理程序入口執(zhí)行異常中斷處理。異常處理完畢后返回原來的程序斷點繼續(xù)執(zhí)行原來的程序。 2023年 6月 21日 43 南京大學(xué)
物理相關(guān)推薦
鄂ICP備17016276號-1