【文章內(nèi)容簡(jiǎn)介】 使純金屬揮發(fā)，與碳化氫、氮?dú)獾葰怏w作用，加熱至 400～ 600℃ （約 1～ 3小時(shí)）後，蒸鍍碳化物、氮化物、氧化物及硼化物等 1～10μ m厚之微細(xì)粒狀薄膜， PVD可分為三種技術(shù)： (1)蒸鍍（ Evaporation）； (2)分子束磊晶成長(zhǎng)（ Molecular Beam Epitaxy； MBE）； (3)濺鍍（ Sputter） 解 離 金 屬 電 漿（淘氣鬼）物 理 氣 相 沉 積 技 術(shù) ? 解離金屬電漿是最近發(fā)展出來(lái)的物理氣相沉積技術(shù)，它是在目標(biāo)區(qū)與晶圓之間，利用電漿，針對(duì)從目標(biāo)區(qū)濺擊出來(lái)的金屬原子，在其到達(dá)晶圓之前，加以離子化。離子化這些金屬原子的目的是，讓這些原子帶有電價(jià)，進(jìn)而使其行進(jìn)方向受到控制，讓這些原子得以垂直的方向往晶圓行進(jìn)，就像電漿蝕刻及化學(xué)氣相沉積制程。這樣做可以讓這些金屬原子針對(duì)極窄、極深的結(jié)構(gòu)進(jìn)行溝填，以形成極均勻的表層，尤其是在最底層的部份。 離子植入（ Ion Implant） ? 離子植入技術(shù)可將摻質(zhì)以離子型態(tài)植入半導(dǎo)體組件的特定區(qū)域上，以獲得精確的電子特性。這些離子必須先被加速至具有足夠能量與速度，以穿透（植入）薄膜，到達(dá)預(yù)定的植入深度。離子植入制程可對(duì)植入?yún)^(qū)內(nèi)的摻質(zhì)濃度加以精密控制。基本上，此摻質(zhì)濃度（劑量）系由離子束電流（離子束內(nèi)之總離子數(shù)）與掃瞄率（晶圓通過(guò)離子束之次數(shù)）來(lái)控制，而離子植入之深度則由離子束能量之大小來(lái)決定。 化 學(xué) 機(jī) 械 研 磨 技 術(shù) ? 化學(xué)機(jī)械研磨技術(shù)（化學(xué)機(jī)器磨光， CMP）兼具有研磨性物質(zhì)的 機(jī)械式研磨 與酸堿溶液的 化學(xué)式研磨兩種作用，可以使晶圓表面達(dá)到全面性的平坦化，以利后續(xù)薄膜沉積之進(jìn)行。 在 CMP制程的硬設(shè)備中，研磨頭被用來(lái)將晶圓壓在研磨墊上并帶動(dòng)晶圓旋轉(zhuǎn)，至于研磨墊則以相反的方向旋轉(zhuǎn)。在進(jìn)行研磨時(shí)，由研磨顆粒所構(gòu)成的研漿會(huì)被置于晶圓與研磨墊間。影響 CMP制程的變量包括有：研磨頭所施的壓力與晶圓的平坦度、晶圓與研磨墊的旋轉(zhuǎn)速度、研漿與研磨顆粒的化學(xué)成份、溫度、以及研磨墊的材質(zhì)與磨損性等等。 制 程 監(jiān) 控 量測(cè)芯片內(nèi)次微米電路之微距，以確保制程之正確性。一般而言，只有在微影圖案（照相平版印刷的 patterning）與后續(xù)之蝕刻制程執(zhí)行后，才會(huì)進(jìn)行微距的量測(cè) 。 光罩檢測(cè)（ Retical檢查） ? 光罩是高精密度的石英平板，是用來(lái)制作晶圓上電子電路圖像，以利集成電路的制作。光罩必須是完美無(wú)缺，才能呈現(xiàn)完整的電路圖像，否則不完整的圖像會(huì)被復(fù)制到晶圓上。光罩檢測(cè)機(jī)臺(tái)則是結(jié)合影像掃描技術(shù)與先進(jìn)的影像處理技術(shù)，捕捉圖像上的缺失。 當(dāng)晶圓從一個(gè)制程往下個(gè)制程進(jìn)行時(shí)，圖案晶圓檢測(cè)系統(tǒng)可用來(lái)檢測(cè)出晶圓上是否有瑕疵包括有微塵粒子、斷線、短路、以及其它各式各樣的問(wèn)題。此外，對(duì)已印有電路圖案的圖案晶圓成品而言，則需要進(jìn)行深次微米范圍之瑕疵檢測(cè)。 一般來(lái)說(shuō)，圖案晶圓檢測(cè)系統(tǒng)系以白光或雷射光來(lái)照射晶圓表面。再由一或多組偵測(cè)器接收自晶圓表面繞射出來(lái)的光線，并將該影像交由高功能軟件進(jìn)行底層圖案消除，以辨識(shí)并發(fā)現(xiàn)瑕疵。 銅制程技術(shù) 在傳統(tǒng)鋁金屬導(dǎo)線無(wú)法突破瓶頸之情況下，經(jīng)過(guò)多年的研究發(fā)展，銅導(dǎo)線已經(jīng)開始成為半導(dǎo)體材料的主流， 由于銅的電阻值比鋁還小，因此可在較小的面積上承載較大的電流， 讓廠商得以生產(chǎn)速度更快、電路更密集，且效能可提升約 3040％的芯片。亦由于銅的抗電子遷移（電版移民）能力比鋁好，因此可減輕其電移作用，提高芯片的可靠度。在半導(dǎo)體制程設(shè)備供貨商中，只有應(yīng)用材料公司能提供完整的銅制程全方位解決方案與技術(shù)，包括薄膜沉積、蝕刻、電化學(xué)電鍍及化學(xué)機(jī)械研磨等。 IC制造過(guò)程 ? 後段（ Back End） 后工序 構(gòu)裝（ Packaging）： IC構(gòu)裝依使用材料可分為陶瓷（ ceramic）及塑膠（ plastic）兩種，而目前商業(yè)應(yīng)用上則以塑膠構(gòu)裝為主。以塑膠構(gòu)裝中打線接合為例，其步驟依序?yàn)榫懈睿?die saw）、黏晶（ die mount / die bond）、銲線（ wire bond）、封膠（ mold）、剪切 /成形（ trim / form）、印字（ mark）、電鍍（ plating）及檢驗(yàn)（ inspection）等。 測(cè)試制程（ Initial Test and Final Test） 1 晶片切割（ Die Saw） ? 晶片切割之目的為將前製程加工完成之晶圓上一顆顆之 晶粒（ die）切割分離。 舉例來(lái)說(shuō)：以 ，每片八寸晶圓上可制作近六百顆以上的 64M微量。 欲進(jìn)行晶片切割，首先必須進(jìn)行 晶圓黏片，而後再送至晶片切割機(jī)上進(jìn)行切割。切割完後之晶粒井然有序排列於膠帶上，而框架的支撐避免了 膠帶的皺摺與晶粒之相互碰撞。 2黏晶（ Die Bond） 黏晶之目的乃將一顆顆之晶粒置於導(dǎo)線架上並以銀膠（ epoxy）黏著固定。黏晶完成後之導(dǎo)線架則經(jīng)由傳輸設(shè) 備送至彈匣（ magazine）內(nèi)，以送至下一製程進(jìn)行銲線。 3銲線（ Wire Bond） IC構(gòu)裝製程（ Packaging）則是利用塑膠或陶瓷包裝晶粒與配線以成積體電路（ Integrated Circuit；簡(jiǎn)稱 IC），此製程的目的是為了製造出所生產(chǎn)的電路的保護(hù)層，避免電路受到機(jī)械性刮傷或是高溫破壞。最後整個(gè)積體電路的周圍會(huì) 向外拉出腳架（ Pin），稱之為打線，作為與外界電路板連接之用。 4封膠（ Mold） 封膠之主要目的為防止?jié)駳庥赏獠壳秩?、以機(jī)械方式支 持導(dǎo)線、內(nèi)部產(chǎn)生熱量之去除及提供能夠手持之形體。其過(guò)程為將導(dǎo)線架置於框架上並預(yù)熱，再將框架置於壓模機(jī)上的構(gòu)裝模上，再以樹脂充填並待硬化。 5剪切 /成形（ Trim /Form） ? 剪切之目的為將導(dǎo)線架上構(gòu)裝完成之晶粒獨(dú)立分開，並 把不需要的連接用材料及部份凸出之樹脂切除（ dejunk）。成形之目的則是將外引腳壓成各種預(yù)先設(shè)計(jì)好之形狀 ，以便於裝置於電路版上使用。剪切與成形主要由一部衝壓機(jī)配上多套不同製程之模具，加上進(jìn)料及出料機(jī)構(gòu) 所組成。 6印字（ Mark） ? 印字乃將字體印於構(gòu)裝完的膠體之上，其目的在於註明 商品之規(guī)格及製造者等資訊。 7檢驗(yàn)（ Inspection） ? 晶片切割之目的為將前製程加工完成之晶圓上一顆顆之 檢驗(yàn)之目的為確定構(gòu)裝完成之產(chǎn)品是否合於使用。其中項(xiàng)目包括諸如：外引腳之平整性、共面度、腳距、印字 是否清晰及膠體是否有損傷等的外觀檢驗(yàn)。 8封 裝 ? 制程處理的最后一道手續(xù)，通常還包含了打線的過(guò)程。以金線連接芯片與導(dǎo) 線架的線路，再封裝絕緣的塑料或陶瓷外殼，并測(cè)試集成電路功能是否正常。 硅器件失效機(jī)理 ? 1 氧化層失效：針孔、熱電子效應(yīng) ? 2 層間分離： ALSi、 CuSi合金與襯底熱膨脹系數(shù)不匹配。 ? 3 金屬互連及應(yīng)力空洞 ? 4 機(jī)械應(yīng)力 ? 5 電過(guò)應(yīng)力 /靜電積累 ? 6 LATCHUP ? 7 離子污染 典型的測(cè)試和檢驗(yàn)過(guò)程 ? 1。芯片測(cè)試（ wafer sort） ? 2。芯片目檢（ die visual） ? 3。芯片粘貼測(cè)試（ die attach） ? 4。壓焊強(qiáng)度測(cè)試（ lead bond strength） ? 5。穩(wěn)定性烘焙（ stabilization bake） ? 6。溫度循環(huán)測(cè)試（ temperature cycle） ? 8。 離心測(cè)試（ constant acceleration） ? 9。滲漏測(cè)試（ leak test） ? 10。高低溫電測(cè)試 ? 11。高溫老化（ burnin） ? 12。老化后測(cè)試（ postburnin electrical test） 芯片封裝介紹 一、 DIP雙列直插式封裝 ? DIP(DualIn－ line Package) 絕大多數(shù)中小規(guī)模集成電路 (IC) 其引腳數(shù)一般不超過(guò) 100個(gè)。 DIP封裝具有以下特點(diǎn)： PCB(印刷電路板 )上穿孔焊接，操作方便。 ，故體積也較大。 Intel系列 CPU中 8088就采用這種封裝形式，緩存 (Cache)和早期的內(nèi)存芯片也是這種封裝形式。