ch2、3集成電路器件工藝(編輯修改稿)
2025-02-26 03:48 本頁面
【文章內(nèi)容簡介】 用光阻膠保護，刻出柵極，再以多晶硅為掩膜，刻出 S， D區(qū)域。那時的多晶硅還是絕緣體，或非良導體。經(jīng)過擴散，雜質(zhì)不僅進入硅中，形成了 S和 D，還進入多晶硅，使它成為導電的柵極和柵極引線。標準硅柵 PMOS工藝硅柵工藝的優(yōu)點：l自對準 的，它無需重疊設(shè)計，減小了電容，提高了速度。l無需重疊設(shè)計，減小了柵極尺寸，漏、源極尺寸也可以減小，即減小了晶體管尺寸，提高了速度，增加了集成度。? 增加了電路的可靠性。 NMOS工藝 由于電子的遷移率 ?e大于空穴的遷移率 ?h，即有 ?e??h, 因而， N溝道 FET的速度將比 P溝道 FET快 。那么，為什么 MOS發(fā)展早期不用 NMOS工藝做集成電路呢？問題是 NMOS工藝遇到了難關(guān)。所以 , 直到 1972年突破了那些難關(guān)以后 , MOS工藝才進入了 NMOS時代。了解 NMOS工藝的意義目前 CMOS工藝已在 VLSI設(shè)計中占有壓倒一切的優(yōu)勢 . 但了解 NMOS工藝仍具有幾方面的意義 :? CMOS工藝是在 PMOS和 NMOS工藝的基礎(chǔ)上發(fā)展起來的 .? 從 NMOS工藝開始討論對于學習 CMOS工藝起到循序漸進的作用 .? NMOS電路技術(shù)和設(shè)計方法可以相當方便地移植到 CMOS VLSI的設(shè)計 .? GaAs邏輯電路的形式和眾多電路的設(shè)計方法與NMOS工藝基本相同 .增強型和耗盡性 MOSFET (Enhancement mode and depletion mode MOSFET)FET（ Field Effect Transisitor）? 按襯底材料區(qū)分有 Si, GaAs, InP? 按場形成結(jié)構(gòu)區(qū)分有 J/MOS/MES? 按載流子類型區(qū)分有 P/N? 按溝道形成方式區(qū)分有 E/D CMOS工藝? 進入 80年代以來， CMOS IC以其近乎零的靜態(tài)功耗而顯示出優(yōu)于 NMOS，而更適于制造 VLSI電路，加上工藝技術(shù)的發(fā)展，致使CMOS技術(shù)成為當前 VLSI電路中應(yīng)用最廣泛的技術(shù) 。? CMOS工藝的標記特性 阱 /金屬層數(shù) /特征尺寸 P阱 CMOS芯片剖面示意圖 N阱 CMOS芯片剖面示意圖 N阱硅柵 CMOS工藝主要流程P+/P外延片P型單晶片PSub N阱硅柵 CMOS工藝主要流程（續(xù)） 2. 氧化、光刻 N阱 (nwell) N阱硅柵 CMOS工藝主要流程（續(xù)） 3. N阱注入， N阱推進，退火，清潔表面N阱PSubPSubN阱 N阱硅柵 CMOS工藝主要流程（續(xù)） 4. 長薄氧、長氮化硅、光刻場區(qū) (active反版 )PSub N阱硅柵 CMOS工藝主要流程（續(xù)） （ LOCOS） , 清潔表面 (之前可做 N管場區(qū)注入和 P管場區(qū)注入，提高場開啟；改善襯底和阱的接觸，減少閂鎖效應(yīng)）PSub N阱硅柵 CMOS工藝主要流程（續(xù)） 6. 柵氧化 ,淀積多晶硅，多晶硅 N+摻雜，反刻多晶 （ polysilicon—poly) （之前可作開啟電壓調(diào)整注入） N阱硅柵 CMOS工藝主要流程（續(xù)） 7. P+ active注入（ Pplus）（ 硅柵自對準）PSub N阱硅柵 CMOS工藝主要流程（續(xù)） 8. N+ active注入（ Nplus —Pplus 的反版） （ 硅柵自對準）PSub N阱硅柵 CMOS工藝主要流程（續(xù)） 9. 淀積 BPSG，光刻接觸孔 (contact)，回流PSub N阱硅柵 CMOS工藝主要流程（續(xù)） 10. 蒸鍍金屬 1，反刻金屬 1（ metal1)PSub N阱硅柵 CMOS工藝主要流程（續(xù)） 11. 絕緣介質(zhì)淀積，平整化，光刻通孔 (via)PSub N阱硅柵 CMOS工藝主要流程（續(xù)） 12. 蒸鍍金屬 2，反刻金屬 2（ metal2)P
教學課件相關(guān)推薦
鄂ICP備17016276號-1