cpu模型的組成及其數(shù)據(jù)通路(編輯修改稿)
2025-02-24 00:27 本頁面
【文章內(nèi)容簡介】 MAR MDR IR PC PSW SP 地址總線 數(shù)據(jù)總線 控制總線 主存 M I/O接口 I/O設(shè)備 EMAR EMDR SMDR ALU總線 zoutRD WR 167。 基本組成 ? 1. 寄存器： ? 存放控制信息的寄存器，如指令寄存器、程序計數(shù)器和程序狀態(tài)字寄存器。 ? 存放所處理的數(shù)據(jù)的寄存器，如通用寄存器和暫存器。 寄存器的種類： （ 1）通用寄存器： ? 4個： R0、 R R R3 ? 一組可編程訪問、具有多種功能的寄存器。 ? 指令系統(tǒng)為其分配編號，即寄存器地址。 ? 其本身在邏輯上只有接收信息、存儲信息和發(fā)送信息的功能，但通過編程與運算部件的配合可實現(xiàn)多種功能。 （ 2）暫存器： ? 3個： C、 D、 Z ? C用來暫存從主存儲器讀出的數(shù)據(jù) ? D設(shè)置在 ALU的輸入端，用來存放一個操作數(shù)，還可暫存從主存儲器讀出的數(shù)據(jù)，并設(shè)有左移和右移的功能。 ? Z設(shè)置在 ALU的輸出端，用來存放運算結(jié)果。 ? 指令系統(tǒng)中沒有為其分配編號，故不能編址訪問。 （ 3）指令寄存器 IR： ? 指令寄存器 IR——用來存放當(dāng)前正在執(zhí)行的一條指令。 IR的輸出是控制器產(chǎn)生控制信號的主要邏輯依據(jù)。 （ 4）程序計數(shù)器 PC： ? 程序計數(shù)器又稱為指令計數(shù)器或指令指針 IP。 ? 作用是提供指令的地址。 ? 具有加 1計數(shù)功能，并可編程訪問。 （ 5）程序狀態(tài)字寄存器 PS： ? 程序狀態(tài)字寄存器又稱為標(biāo)志寄存器。 ? 作用：用來存放現(xiàn)行程序的運行狀態(tài)和工作方式，其內(nèi)容稱為程序狀態(tài)字 PSW。 ? PSW是參與控制程序執(zhí)行的重要依據(jù)。 （ 6）堆棧指針 SP： ? SP用來指示堆棧棧頂?shù)奈恢?，其?nèi)容是棧頂單元的地址。 ? SP也是可編程訪問的寄存。 （ 7）與主存接口的寄存器 MAR、 MDR： ? 地址寄存器 MAR用來存放 CPU訪問主存或 I/O接口的地址。 MAR連接地址總線的輸出門是三態(tài)門。 ? 數(shù)據(jù)寄存 MDR用來存放 CPU與主存或 I/O接口之間傳送的數(shù)據(jù)。 ? CPU對主存的控制信號有兩個： 讀信號 RD—控制對主存的讀操作 寫信號 WR—控制對主存的寫操作 ? 2. 運算部件： ? 控制 ALU運算的控制信號有： ADD SUB AND OR XOR 加 + 減 與 或 異 COM NEG A+1 A1 B177。 1 求負(fù) 求反 A加 1 A減 1 B加（減） 1 ? 3. 總線與數(shù)據(jù)通路結(jié)構(gòu)： （ 1） ALU總線 ? CPU內(nèi)部采用單總線結(jié)構(gòu)，即設(shè)置一組由16根雙向數(shù)據(jù)傳送組成的 ALU總線（ CPU內(nèi)總線）， ALU和所有的寄存器通過這組公共總線連接起來。 ? 在單總線結(jié)構(gòu)中， CPU的任何兩個部件間的數(shù)據(jù)傳送都必須通過這組總線，控制較簡單，但傳送速度受到限制。 （ 2）系統(tǒng)總線： 16根地址總線、 16根數(shù)據(jù)總線，以及控制總線。 CPU 主存 接口 接口 I/O設(shè)備 I/O設(shè)備 常見計算機硬件系統(tǒng)結(jié)構(gòu) 總線 地址總線 數(shù)據(jù)總線 控制總線 CPU通過 MAR向地址總線提供訪問主存單元或 I/O接口的地址 CPU通過 MDR向數(shù)據(jù)總線發(fā)送或接收數(shù)據(jù)，以完成與主存單元或 I/O接口之間的數(shù)據(jù)傳送。 CPU通過控制總線向主存或 I/O設(shè)備發(fā)出（或接收）有關(guān)控制信號。 ? 4. 控制器及微命令的基本形式： （ 1）微命令的基本形式 ? 微操作命令：是最基本的控制信號，是指直接作用于部件或控制門電路的控制信號，簡稱微命令。 ? 微命令的兩種形式： ①電位型微命令：見教材 P81頁 ②脈沖型微命令：各寄存器均采用同步打入脈沖將 ALU總線上的數(shù)據(jù)打入其中。 ? 其種類有： CPR0， CPR1， CPPC， CPIR， CPSP， CPMAR， CPMDR等 …..…………… （ 2）控制器 ? 控制器：基本功能就是執(zhí)行指令，即根據(jù)指令產(chǎn)生控制信號序列以命令相應(yīng)部件分步完成指定的操作。 ? 傳統(tǒng)控制器的主要部件包括：指令寄存器 IR、指令譯碼器、程序計數(shù)器 PC、狀態(tài)字寄存器 PSW、時序系統(tǒng)和微操作信號發(fā)生器。 計算機的組成框圖： 輸入設(shè)備 運算器 輸出設(shè)備 控制器 存貯器 控制信號 數(shù)據(jù)信號 數(shù)據(jù) 程序 結(jié)果 輸入命令 操作命令 存取數(shù)據(jù) 輸出命令 存取命令 指 令 CPU 計算機的基本工作原理 ——馮諾依曼原理 167。 數(shù)據(jù)傳送 ? ：直接通過 ALU總線傳送數(shù)據(jù)，具體傳送由輸出門和打入脈沖控制。 ? 2. 主存數(shù)據(jù)傳送到 CPU：通過系統(tǒng)總線傳送數(shù)據(jù)。 ? 3. CPU數(shù)據(jù)傳送到主存 ? 4. 執(zhí)行算術(shù)或邏輯操作 見教材 P82頁 2. 主存數(shù)據(jù)傳送到 CPU 例如從存儲器中取指令到指令寄存器 IR （ 1） PC MAR； （ 2） M MDR IR； 3. CPU數(shù)據(jù)傳送到主存 例如要寫入主存的數(shù)據(jù)在 R2中，存儲單元地址 R1中，則寫一個數(shù)據(jù)到存儲器可通過以下操作序列實現(xiàn) ： （ 1） R1 MAR （ 2） R2 MDR （ 3） MDR M 4. 執(zhí)行算術(shù)或邏輯操作 例如要執(zhí)行“把寄存器 R1和 R2的內(nèi)容相加，結(jié)果送到 R3” （ 1） R1 D （ 2） D+R2 Z （ 3） Z R3 167。 時序控制方式 ? 計算機中的一條指令的執(zhí)行過程需要分成讀取指令、讀取操作數(shù)、運算、存放結(jié)果等步驟。每一步操作則是由控制器產(chǎn)生相應(yīng)的一些控制信號實現(xiàn)的，每條指令都可分解為一個控制信號序列。 ? 指令的執(zhí)行過程 就是依次執(zhí)行一個確定的控制信號序列的過程。 ? 時序控制方式 就是指微操作與時序信號之間采取保種關(guān)系，它不僅直接決定時序信號的產(chǎn)生，也影響到控制器及其它部件的組成，以及指令的執(zhí)行速度。 167。 指令執(zhí)行過程 1. 指令的分段執(zhí)行過程 （ 1）取指令 （ 2）分析指令 （ 3）執(zhí)行指令 ? 取操作數(shù) ? 執(zhí)行操作 ? 形成下條指令地址 2. 指令之間的銜接方式： 名稱 定義 特點 串行的順序安排方式 是指在一條指令執(zhí)行完畢后才開始取下條指令 這種方式控制簡單，但在時間上不能充分利用部件。 并行的重疊處理方式 是在對現(xiàn)行指令系統(tǒng)運算操作時提前從主存取出下條指令，而不必等當(dāng)前指令全部執(zhí)行完。
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1